PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-099281

(43) Date of publication of application: 07.04.2000

(51)Int.CI.

G06F 3/06

(21)Application number: 10-264286

(71)Applicant: HITACHI LTD

(22)Date of filing:

(72)Inventor: FUJIMOTO KAZUHISA

TANAKA ATSUSHI

FUJIBAYASHI AKIRA

KANAI HIROKI

MINOWA NOBUYUKI


(54) DISK ARRAY CONTROLLER

(57)Abstract:

PROBLEM TO BE SOLVED: To improve throughput by making the style of a connection between plural channel interface and disk interface parts and a cache memory part different from the style of a connection with a shared memory part.

18.09.1998

SOLUTION: A channel interface part 11, a disk interface part 12 and a cache memory part 14 are connected through a selector part 13. Besides, the channel interface part 11, disk interface part 12 and shared memory part 15 are directly connected without interposing the selector part 13. Thus the number of access paths to be directly connected to the cache memory part is reduced, throughput is improved, processing overhead at the selector part is eliminated and time for access to the shared memory part can be shortened.



LEGAL STATUS

[Date of request for examination]

25.03.2003

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. **** shows the word which can not be translated.

3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] Two or more channel-interface sections which have an interface with a host computer. An interface with a magnetic disk unit. It is the disk array control unit equipped with the above, and is characterized by the connection form between two or more aforementioned channel-interface sections and two or more aforementioned disk interface sections, and the aforementioned channel-interface sections and two or more aforementioned disk interface sections, and the aforementioned shared memory section.

[Claim 2] It is the disk array control unit according to claim 1 which it connects through the selector section between two or more aforementioned channel—interface sections and two or more aforementioned disk interface sections, and the aforementioned cache memory section, and is characterized by carrying out the direct file of between two or more aforementioned channel—interface sections and two or more aforementioned disk interface sections, and the aforementioned shared memory section without the selector section, respectively.

[Claim 3] Each is a disk array control unit according to claim 1 which it connects through the selector section between two or more aforementioned channel-interface sections and two or more aforementioned disk interface sections, and the aforementioned cache memory section, and is characterized by taking 1 to 1 **** between two or more aforementioned channel-interface sections and two or more aforementioned disk interface sections, and the aforementioned shared memory section.

[Claim 4] It is the disk array control unit according to claim 1 characterized by connecting through the selector section between two or more aforementioned channel—interface sections and two or more aforementioned disk interface sections, and the aforementioned cache memory section, and connecting two or more aforementioned channel—interface sections, two or more aforementioned disk interface sections, and the aforementioned shared memory section to a share bus.

[Claim 5] It is the disk array control unit according to claim 1 which the cross coupling network which used the switch connects between two or more aforementioned channel—interface sections and two or more aforementioned disk interface sections, and the aforementioned cache memory section, and is characterized by carrying out the direct file of between two or more aforementioned channel—interface sections and two or more aforementioned disk interface sections, and the aforementioned shared memory section, respectively.

[Claim 6] It is the disk array control unit according to claim 1 which the cross coupling network which used the switch connects between two or more aforementioned channel—interface sections and two or more aforementioned disk interface sections, and the aforementioned cache memory section, and is characterized by taking 1 to 1 ****, respectively between two or more aforementioned channel—interface sections and two or more aforementioned disk interface sections, and the aforementioned shared memory section.

[Claim 7] Two or more channel-interface sections which have an interface with a host computer. Two or more disk interface sections which have an interface with a magnetic disk unit. The cache memory section which stores temporarily the data by which are connected to two or more

aforementioned channel-interface sections and two or more aforementioned disk interface sections, and read/write is carried out to the aforementioned magnetic disk unit. The shared memory section which is connected to two or more aforementioned channel-interface sections and two or more aforementioned disk interface sections, and stores the control information about the data transfer between the channel-interface section and the disk interface section, and the aforementioned cache memory section. It is the disk array control unit equipped with the above, and the number of the access path connected to the aforementioned cache memory section is characterized by being fewer than the number of the access path connected to the aforementioned shared memory section.

[Claim 8] It has the selector section further, each channel-interface section and each disk interface section, and the aforementioned selector section An access path connects with 1 to 1, respectively, the aforementioned selector section and the aforementioned cache memory section. The total of the access path which is connected by the access path and connects each channel-interface section and each disk interface section, and the aforementioned selector section More [total / of the access path which connects the aforementioned selector section and the aforementioned cache memory section.] It is the disk array control unit according to claim 7 characterized by the access path connecting with 1 to 1, respectively between each channel-interface section and each disk interface section, and the aforementioned shared memory section.

[Claim 9] Two or more interface sections with a host computer. Two or more interface sections with a magnetic disk unit. The cache memory section which stores the data of a magnetic disk unit temporarily and which became independent physically. Having the shared memory section which stores control information and which became independent physically, each interface section with the aforementioned host computer and each interface section with the aforementioned magnetic disk unit are a microprocessor, respectively. The cache memory control section which controls access to the aforementioned cache memory section, and the share memory access control section which controls access to the aforementioned shared memory section. It is the disk array control unit equipped with the above, and the access path connects through the selector section between each cache memory access control section and the aforementioned cache memory section, and it is characterized by the direct file being carried out by the access path, respectively between each share memory access control section and the aforementioned shared memory section.

[Claim 10] Two or more interface sections with a host computer. Two or more interface sections with a magnetic disk unit. The cache memory section which stores the data of a magnetic disk unit temporarily and which became independent physically. Having the shared memory section which stores control information and which became independent physically, each interface section with the aforementioned host computer and each interface section with the aforementioned magnetic disk unit are a microprocessor, respectively. The cache memory control section which controls access to the aforementioned cache memory section, and the share memory access control section which controls access to the aforementioned shared memory section. It is the disk array control unit equipped with the above, and the cross coupling network which used the switch connects between each cache memory access control section and the aforementioned cache memory section, and it is characterized by the direct file being carried out by the access path, respectively between each share memory access control section and the aforementioned shared memory section.

[Claim 11] A disk array control unit given in any of the claim 9 characterized by carrying out bandwidth of the access path between each cache memory control section and the aforementioned cache memory section to more than the double precision of all the greatest bandwidth between the interface sections of the aforementioned host computer and the aforementioned host computer, or a claim 10 they are.

[Claim 12] A disk array control unit given in any of the claim 1 characterized by having had two or more aforementioned shared memory sections and aforementioned cache memory sections, and having doubled by two or more of these shared memory sections and two or more aforementioned cache memories, or a claim 11 they are.

[Translation done.]

2/15 ページ

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

Detailed Description of the Invention

[The technical field to which invention belongs] this invention relates to the control unit of the

disk array equipment which stores data in two or more magnetic disk units.

figures, and efforts to raise contracting this difference from the former, i.e., the I/O performance [Description of the Prior Art] Compared with the I/O performance of the primary storage of the computer which uses a semiconductor memory as a storage, the disk-subsystem (henceforth subsystem is constituted from two or more magnetic disk units, and the system which stores of a subsystem, are made. As one method for raising the $1/\mathsf{O}$ performance of a subsystem, a subsystem") I/O performance which uses a magnetic disk as a storage is small about 3-4 $\,$ data in two or more magnetic disk units and which is called so-called disk array is known.

the shared memory section 15 and between the channel IF section 11 and the disk IF section 12, array, it connects with 1 to 1 between the channel IF section 11 and the disk IF section 12, and unit 20 and the disk array control unit 2. The cache memory section 14 which stores the data of [0003] <u>Drawing 2</u> shows the composition of the conventional disk array. Two or more channel IF sections 11 which perform data transfer between a host computer 50 and the disk array control accessible composition from all the channel IF sections 11 and disk IF sections 12. In this disk channel IF section and the disk IF section, and the cache memory section 14) about the disk unit 2, Two or more disk IF sections 12 which perform data transfer between a magnetic disk array control unit 2. The cache memory section 14 and the shared memory section 15 have a magnetic disk unit 20 temporarily. It has the shared memory section 15 which stores the [0004] The channel IF section 11 has the microprocessor (not shown) which controls the control information (for example, information about the data transfer control between the and the cache memory section 14. Hereafter, such a topology is called star connection.

control units 3. Two or more disk IF sections 12 which perform data transfer between a magnetic disk IF section 12, and the shared memory section 15, and connects by share bus 131 between each channel JF11 section and the disk IF section 12, and the cache memory section 14. [0005] <u>Drawing 3</u> shows the composition of other conventional disk arrays. A host computer 50 array control unit 3. It connects by share bus 130 between each channel IF section 11 and the data of a magnetic disk unit 20 temporarily, It has the shared memory section 15 which stores interface for connecting with a magnetic disk unit 20, and the I/O over a magnetic disk unit 20. the control information (for example, information about the data transfer control between the disk unit 20 and the disk array control unit 3. The cache memory section 14 which stores the channel IF section and the disk IF section, and the cache memory section 14) about the disk and two or more channel IF sections 11 which perform data transfer between the disk array Moreover, the disk IF section 12 has the microprocessor (not shown) which controls the interface for connecting with a host computer 50, and the 1/0 over a host computer 50. Moreover, the disk IF12 section also performs execution of a RAID function. Hereafter, such a topology is called share bus connection form.

shared memory section / quite], the amount of data transmitted between the channel IF section

bytes is about (for example, 4 bytes) several bytes. Therefore, since many [compared with the amount of data transmitted between the channel IF section and the data transmitted between the channel IF section.

mainframe to one data stored in a cache memory being about (for example, 2 K bytes) several K the amount of data of one control information stored in a shared memory. If an example is given.

one control information stored in a shared memory in the disk controller connected to a

stored in a shared memory in the disk controller connected to the host computer of an open

bytes will be about (for example, 4 bytes) several bytes. Moreover, one control information

system to one data stored in a cache memory being about (for example, 64 bytes) dozens of

throughput The number of access paths between the channel IF section and the disk IF section.

array control unit to tend to increase further and to fill the demand of improvement in this

high-speed channels, such as a fiber channel, etc. In order for the throughput required of a disk

connection between a host computer and a disk array control unit, moreover, by adoption of

channel IF section and the disk IF section, and a shared memory will also increase. To

[0010] In the disk array control unit of star connection form, when the number of the channel IF

section) which the obstacle generated.

section carried or the disk IF sections is increased, the number of access paths between the

channel IF section and the disk IF section, and the cache memory section and between the

memory sections is carried out, it is also easy to specify the channel IF section (or the disk IF

performance of the processor which the channel IF section and the disk IF section extend or use

[0009] It is possible to make an internal path performance increase according to the

section (or the disk IF section) which the obstacle generated.

on the other hand, since an internal path performance can make it increase in proportion to the

number of access paths connected to the shared memory section or the cache memory section

between the channel IF section and the disk IF section, and the cache memory section, since

in the disk array control unit of the star connection form shown in the view 2. Moreover,

star connection of between the channel IF section and the disk IF section, and the shared

view 3 in which channel IF section (or the disk IF section) of two or more channel IF sections (or two or more disk IF sections) connected to the share bus, it is difficult to specify the channel IF two or more disk IF sections) connected to the share bus, it is difficult to specify the channel IF

[0008] Furthermore, when an obstacle occurs in the share bus connection form shown in the

difficult to follow improvement in the speed of a processor.

control unit, And when a highly efficient processor is used for the microprocessor which controls

[0007] moreover, in the disk array control unit of the share bus connection form shown in the

view 3 The microprocessor which controls the I/O over the host computer prepared in the

channel 1F section which performs data transfer between a host computer and a disk array

transfer capability of the once mounted share bus cannot be changed according to extension of

the disk capacity (the number of logical volumes) linked to a disk controller. However, since

the channel IF section and the disk IF section in the disk array control unit of the share bus

connection form shown in the view 3, it is difficult to deal with extension of the channel IF

[Problem(s) to be Solved by the Invention] In order to make architecture of a disk array scalable. the disk IF section and to extend the channel IF section in a disk array control unit according to

according to the number of channels with a required host computer, it is necessary to extend

the 1/0 over the magnetic disk unit prepared in the disk IF section which performs data transfer

these processors, the transfer capability of a share bus becomes a bottleneck and it becomes

between a magnetic disk unit and a disk array control unit Compared with the performance of

and the cache memory section and between the channel IF section and the disk IF section, and

[0011] However, the amount of data of one data stored in a cache memory is quite larger than

a shared memory is increased, and it is necessary to raise an internal path performance.

the access path between the channel IF section and the disk IF section, and the cache memory

and the disk IF section, and the cache memory section needs to take the data width of face of

consists of buses of 16-bit width of face, and the latter consists of buses of 4-bit width of face.

and the disk IF section, and the shared memory section. For example, the former access path

section larger than the data width of face of the access path between the channel IF section

http://www4 ipdl.jpo go.jp/c.gi-bin/tran_web_cgi_ejje

2003/06/10

2003/06/10

http://www4.ipdl.jpo.go.jp/cgi-bin/tran_web_cgi_eije

section, and the cache memory section is increased, the problem that the numbers of pins of LSI in order to shorten the response time to the host computer of a disk array control unit, it is also of the cache memory section which connects those access paths run short will arise. Moreover, required to shorten the access time to the control information stored in the shared memory Therefore, if the number of the access path between the channel IF section and the disk IF

[0013] More specifically, the access path between the channel IF section and the disk IF section, section, and the cache memory section has \prime the purpose of this invention \prime a high throughput, property of the data stored in a cache memory and a shared memory, and the access property and a shared memory has the access time in offering a short disk array control unit and the subsystem using it highly [the access path between the channel IF section and the disk IF [0012] Then, the purpose of this invention is to offer the subsystem in consideration of the to such memory for a throughput to be high and using a disk array control unit and it. and / a throughput J.

sections and two or more aforementioned disk interface sections, and the aforementioned cache between an interface with the aforementioned magnetic disk unit, and the aforementioned cache temporarily the data by which read/write is carried out to the aforementioned magnetic disk unit, [0015] It connects through the selector section between two or more desirable aforementioned memory section It is attained by the disk array control unit characterized by differing from the mentioned purpose has an interface with a host computer, Two or more disk interface sections It has the shared memory section which stores the control information about the data transfer section, each disk interface section In the disk array control unit which performs data transfer memory section The connection form between two or more aforementioned channel-interface connection form between two or more aforementioned channel-interface sections and two or more aforementioned disk interface sections, and the aforementioned shared memory section. between the channel-interface section and the disk interface section, and the aforementioned channel-interface sections and two or more aforementioned disk interface sections, and the sections, and the aforementioned shared memory section is carried out without the selector [Means for Solving the Problem] Two or more channel-interface sections in which the aboveaforementioned channel-interface sections and two or more aforementioned disk interface cache memory section. Each channel-interface section performs data transfer between an which have an interface with a magnetic disk unit, The cache memory section which stores interface with the aforementioned host computer, and the aforementioned cache memory aforementioned cache memory section, and the direct file of between two or more

aforementioned disk interface sections, and the aforementioned cache memory section, and the direct file of between two or more aforementioned channel-interface sections and two or more [0017] Moreover, it connects with the cross coupling network which used the switch between aforementioned disk interface sections, and the aforementioned shared memory section is aforementioned channel-interface sections and two or more aforementioned disk interface sections, and the aforementioned cache memory section, and two or more aforementioned [0016] Moreover, it connects through the selector section between two or more desirable channel-interface sections, two or more aforementioned disk interface sections, and the two or more desirable aforementioned channel-interface sections and two or more aforementioned shared memory section are connected to a share bus.

[0018] In addition, the technical problem which this application indicates, and its solution method

are clarified with the column and drawing of an operation gestalt of invention.

[Embodiments of the Invention] Hereafter, the example of this invention is explained using a

[0020] One example of this invention is shown in [example 1] <u>drawing 1</u> . [0021] The disk array control unit 1 has the two interface sections (channel IF section) 11 with a

2003/06/10

[0025] The shared memory section 15 has the shared memory (SM) controller 108 and a memory module 109, and stores the control information (for example, information about the data transfer control section 104 to the cache memory section 14 (CM access-control section), It has the one 106, and the direct file of the CM access—control section 104 is carried out to two drives IF 103. [0024] The cache memory section 14 has the cache memory (CM) controller 107 and a memory control between the channel IF section and the disk IF section, and the cache memory section access-control section (SM access-control section) 105 to the shared memory section 15, and section 15 are performed. A microprocessor 101 and drive IF 103 are connected by internal bus access to the shared memory section 15, and the data transfer between a host computer 50 and microprocessor 101 and the shared memory section 15 are performed. A microprocessor 101 host computer 50, the two interface sections (disk IF section) 12 with a magnetic disk unit 20, the two selector sections 13, the two cache memory sections 14, the two shared memory the data transfer between a magnetic disk unit 20 and the cache memory section 14 and a transfer of the control information between a microprocessor 101 and the shared memory section), It has the access-control section (SM access-control section) 105 which controls microprocessors 101 which control the I/O over a magnetic disk unit 20, The one access and a host 1F 102 are connected by internal bus 106, and the direct file of the CM access control section 104 is carried out to two hosts IF 102. Moreover, the direct file of the SM microprocessors 101 which control the 1/O over a host computer 50, The access-control section 104 which controls access to the cache memory section 14 (CM access-control microprocessors 101. The disk IF section also performs execution of a RAID function. Moreover, the direct file of the SM access-control section 105 is carried out to two access-control section 105 is carried out to two microprocessors 101. [0023] The disk IF section 12 Two IF103 with a magnetic disk unit 20 (drive IF). Two [0022] The channel IF section 11 Two IF102 with a host computer 50 (host IF), Two module 109, and stores temporarily the data recorded on a magnetic disk unit 20. the cache memory section 14 and a transfer of the control information between a sections 15, access paths 0.135, access paths 1.136, and access paths 2.137.

CM controller 107 from the two selector sections. By carrying out like this, the access root from an obstacle occurs in one access path or the selector section 13, obstacle—proof nature can be 107, respectively. Therefore, every one of a total of two access paths 1:136 is connected to the [0026] Two access paths 0.135 are connected to CM access-control section 104, and they are possible to access to the cache memory section 14 by another access root by this even when connected to the two different selector sections 13, respectively. Two access paths 1:136 are connected to the selector section 13, and they are connected to two different CM controllers one CM access-control section 104 to one CM controller 107 is set to two. Since it becomes

two of every one access path 1:136 to the two cache memory sections 14 are connected to the since the access root from one SM access-control section 105 to one SM controller 108 is set [0028] Every one of a total of four access paths 0.135 is connected to the selector section 13, respectively from two channel IF sections 11 and two disk IF sections 12. Moreover, a total of access path 2:137 is connected to two different SM controllers, respectively. Therefore, every one of a total of four access paths 2:137 is connected to the SM controller 108 from two 2:137 was connected between one SM access-control section 105 and one SM controller 108, channel IF sections 11 and two disk IF sections 12. In this example, although one access path [0027] Two access paths 2:137 are connected to SM access-control section 105, and the to two by increasing this access path 2:137 to two, obstacle-proof nature can be raised.

two pieces which are equivalent to the number of the access paths 1:136 to the cache memory section 14 among the demands from four access paths 0:135 from the channel IF section 11 and access path 1:136 is, in the selector section 13, it has the function to choose and perform only [0029] Since the relation of the above numbers of paths between an access path 0:135 and an

http://www4.ipdl.jpo.go.jp/cgi-bin/tran_web_cgi_ejje

2003/06/10

ż

6/15 ページ

array control unit 1, it is necessary to shorten the access time to the control information stored IF section 11 and the disk IF section 12, and the cache memory section 14. Therefore, even if it [0032] Since the data length of one control information stored in the shared memory section 13 is quite small compared with the data length of one data stored in the cache memory section 14 increases the number of access paths to the shared memory section 15, it is rare for problems. carried out to below the half of the data width of face of the access path between the channel control section 105 and the SM controllers 108 is connected through the selector section, the such as a shortage of the number of pins of LSI of the shared memory memory controller (not control section 104 shown in $\overline{drawing~1}$, and the CM controller 107], if between SM access $^-$ [0033] Moreover, in order to shorten the response time to the host computer 50 of the disk in the shared memory section 15 as much as possible. However, like [between CM access channel IF section 11 and the disk IF section 12, and the shared memory section 15 can be as mentioned above on the other hand, data width of face of the access path between the access time to the control information stored in the shared memory section 15 cannot be shown [the share memory controller] in $\underline{\text{drawing 2}}$) of shared memory circles, to arise. shortened by the overhead of processing in the selector section.

overhead in the selector section is abolished and the access time from the disk JF section 12 to [0035] In addition, at this example, although the selector section 13, the cache memory section [0034] Then, in this example, while preparing two or more access paths between the channel IF throughput by carrying out the direct file of between the channel IF section 11 and the disk IF section 12, and the shared memory sections 15 without the selector section, the processing section 11 and the disk IF section 12, and the shared memory section 15 and raising a the channel IF section 11 and the shared memory section 15 is made shortening.

14, and the shared memory section 15 are doubled from a viewpoint of improvement in obstacleproof nature, respectively, even if it does not double these, it cannot be overemphasized that an

107 by the control line 3:213. Moreover, by the arbiter 308, the data transfer control section 315 performs the Arbitration of the access demand from four access paths 0:135 analyzed in adr and section 104, and the data transfer control section 315. It connects with the data transfer control path IF 301 is connected to the selector section 13 by the access path 0:135. It connects with a controller 107 The selector 306 which connects between both mutually, and a packet buffer 303, 305 which analyzes the address and the command which were sent out from CM access-control host IF 102 or drive IF 103 by the control line 1:211, and the data transfer control section 310 is connected to the data transfer control section 315 in the selector section 13 by the control line It has the error-checking section 300 of data, the address command (adr. cmd) analysis section and the disk IF section 12 Two paths IF 301 with the access path 1:136 connected with the CM 2.212. Moreover, the data transfer control section 310 performs the Arbitration of a host IF 102 access path 0:135 to which the selector section 13 is connected with the channel 1F section 11 [0036] <u>Drawing 4</u> shows the composition in CM access-control section 104, CM access-control [0037] <u>Drawing 6</u> shows the composition in the selector section 13. Four paths IF 301 with the section 310 in CM access-control section 104 by the control line 2:212, and the data transfer control section 315 is connected to the data transfer control section 315 in the CM controller section 310. Two ports of a selector 302 are connected to a host IF 102 or drive IF 103 by the data line 210. Moreover, other two ports of a selector 302 are connected to a path 1F 301. A section 104 has the path IF 301 of a selector 302, the packet buffer 303 which stores the address, a command, and data temporarily, and the access path 0:135 connected with the selector section 13, the error-checking section 300 of data, and the data transfer control or the access demand from drive IF 103 by the arbiter 308, and changes a selector 302. above-mentioned effect can be acquired.

was assigned one [at a time] In the adr extraction section and the cmd extraction section, the kind of the CM controller 107 to access and access is deduced, and it sends out to the arbiter command, the adr extraction section, and the cmd extraction section (not shown). four access paths 0:135 connected to CM access-control section 104 in adr and the cmd analysis section 305 -- the address and a command are stored in the buffer which was alike, respectively and [0038] adr and the cmd analysis section 305 have the buffer which stores the address and a an access path 1:136.

data transfer rate with the path by the side of an access path 0:135, and the path by the side of

the cmd analysis section 305, and changes a selector 306. A packet buffer 303 buffers some or all of data that is transmitted, in order to absorb the speed difference, when a difference is in a

transfer control section 315 is connected to the data transfer control section 315 in the selector of data, the memory control section 307 which controls access to a memory module 109, adr and section 14 has the CM controller 107 and a memory module 109. The CM controller 107 has two paths IF 301 with an access path 1:136 and selectors 304 which are connected with the selector section 13, the packet buffer 303 which stores data temporarily, the error-checking section 300 the cmd analysis section 305 which analyze the address and the command which were sent out [0039] <u>Drawing 7</u> shows the composition in the cache memory section 14. The cache memory section 13 by the control line 3:213. Moreover, by the arbiter 308, the data transfer control from CM access-control section 104, and the data transfer control section 315. The data section 315 performs the Arbitration of the access demand from two access paths 1:136 analyzed in adr and the cmd analysis section 305, and changes a selector 304, 308 in the data transfer control section 315.

http://www4.ipdljpo.go.jp/cgi-bin/tran_web_cgi_ejje

2003/06/10

turns off the REQ signal to the selector section 13, if the status is received (Step 515). The data

transfer control section 315 in the selector section 13 turns off the ACK signal to CM access-

control section 104, if OFF of the REQ signal from CM access-control section 104 is checked [0049] The data transfer control section 310 in CM access-control section 104 will report the

deduced and it sends out to the memory control section 307. Moreover, the access demand from When accessing to the cache memory section 14, a microprocessor 101 directs the access start to the cache memory section 14 to a host IF 102 or drive IF 103. cmd extraction section (not shown), two access paths 1:136 connected to the CM controller 107 in adr and the cmd analysis section 305 — the address and a command are stored in the buffer which was alike, respectively and was assigned one [at a time] In the adr extraction section and [004] Next, the procedure at the time of access to the cache memory section 14 is described. two access paths 1:136 is sent out to the arbiter 308 in the data transfer control section 315. [0040] adr and the cmd analysis section 305 have a buffer, the adr extraction section, and the the cmd extraction section, the address of the memory to access and the kind of access are

[0042] The host IF 102 who received directions of an access start, or drive IF 103 sends out the 310 in CM access-control section 104. With it, the address, a command, and data (at the time of signal which shows an access start by the control line 1:211 to the data transfer control section

[0043] CM access-control section 104 stores in a packet buffer 303 the address sent through the data line 210, a command, and data (at the time of the writing of data). The data transfer control section 310 performs an Arbitration, determines the royalty of a path IF 301, and the writing of data) are sent out through the data line 210.

in the cache memory section 14 from CM access-control section 104. The data transfer control [0044] Drawing 9 shows the flow of access to the CM controller 107 in the case of writing data access start to the data transfer control section 315 in the selector section 13 by the control section 310 in CM access-control section 104 will take out the signal (REQ) which shows an line 2:212, if the royalty of an access path 0:135 is determined by the Arbitration (Step 501).

connected to the SM controller 108 by the access path 2:137. It connects with a microprocessor 101 by the control line 5:221, and the data transfer control section 310 is connected to the data

Moreover, other two ports of a selector 302 are connected to a path IF 301. A path IF 301 is

Two ports of a selector 302 are connected to a microprocessor 101 by the data line 220.

transfer control section 315 in the SM controller 108 by the control line 6:222. Moreover, the

controller 108, the error-checking section 300 of data, and the data transfer control section 310.

address, a command, and data temporarily, and the access path 2:137 connected with the SM

section 104 has the path IF 301 of a selector 302, the packet buffer 303 which stores the

[0054] CM access-control section 104 sends out data to a host IF 102 or drive IF 103 through a

and a selector 306, if data are received through an access path 1:136.

from a memory module 109, and sends out data to an access path 1:136 through a selector 304

[0053] The selector section 13 sends out data to an access path 0:135 through a path 1F 301

and a path IF 301.

[0051] CM access-control section 104 will go into the receiving waiting state of data here, if an [0052] If the right of memory access is acquired at Step 508, the CM controller 107 reads data

of data even with Steps 501-508 after Step 512.

memory section 14 from CM access-control section 104 is the same as the case of the writing

[0050] The flow of access to the CM controller 107 in the case of reading data from the cache

end of access to the cache memory section 14 to a host IF 102 or drive IF 103 by the control

[0055] Drawing 5 shows the composition in SM access-control section 105. SM access-control

selector 302 and the data line 210, if data are received through an access path 0:135.

transfer control section 315 takes out the signal (REQ) which shows an access start to the data [0045] If a REQ signal is received from CM access-control section 104, the data transfer control transfer control section 315 in the CM controller 107 by the control line 3:213 (Step 506). Then, section 315 in the selector section 13 will receive the address and the command which are sent through an access path 0.135 next, and will perform an Arbitration based on the access demand 315 -- a selector 306 -- changing (Step 504) -- the signal (ACK) which shows that the right of connection to an access path 1:136 was acquired by the control line 2:212 to the data transfer access path 1:136 is acquired as a result of an Arbitration -- the data transfer control section control section 310 in CM access-control section 104 is returned (Step 505) Next, the data analyzed in adrand the cmd analysis section 305 (Step 503). If the right of connection to an Then, the address and a command are sent out (Step 502).

301. The selector section 13 sends out the data sent through an access path 0:135 to an access [0046] If an ACK signal is received, CM access-control section 104 reads data from a packet buffer 303, and sends them out to an access path 0.135 through a selector 302 and a path IF the address and a command are sent out (Step 507).

[0047] If a REQ signal is received by the control line 3.213, the data transfer control section 315 will be sent out to the memory control section 307, and pretreatment for memory access will be access path 1:136 next, will perform an Arbitration based on the access demand analyzed in adr memory module 109 is acquired as a result of an Arbitration, the control information of memory in the CM controller 107 will receive the address and the command which are sent through an performed (Step 510). Next, data are read from a packet buffer 303 and it writes in a memory and the cmd analysis section 305 (Step 508), and will change a selector 304. The data sent through an access path 1:136 are stored in a packet buffer 303. If the access privilege to a path 1:136 through a path IF 301 and a selector 306 (Step 509).

[0048] After access to a memory module 109 is completed, after treatment of memory access is section 104 through the selector section 13 (Step 513). The data transfer control section 315 in control section 315 is generated (Step 512). Next, the status is sent out to CM access-control received (Step 514). The data transfer control section 310 in CM access-control section 104 performed and the status (STATUS) which shows an access situation in the data transfer the selector section 13 turns off the REQ signal to the CM controller 107, if the status is module 109 through a selector 304 (Step 511).

which shows an access start by the control line 5:221 to the data transfer control section 310 in which was alike, respectively and was assigned one [at a time] In the adr extraction section and deduced and it sends out to the memory control section 307. Moreover, the access demand from cmd extraction section (not shown). four access paths 2:137 connected to the SM controller 108 [0058] Next, the procedure at the time of access to the shared memory section 15 is described. in adr and the cmd analysis section 305 -- the address and a command are stored in the buffer section 300 of data, the memory control section 307 which controls access to a memory module 109, adr and the cmd analysis section 305 which analyze the address and the command which section 15 has the SM controller 108 and a memory module 109. The SM controller 108 has four paths IF 301 with an access path 2:137 and selectors 309 which are connected with SM access SM access-control section 105 by the control line 6.222. Moreover, by the arbiter 308, the data transfer control section 315 performs the Arbitration of the access demand from four access four access paths 2:137 is sent out to the arbiter 308 in the data transfer control section 315. SM access-control section 105. With it, the address, a command, and data (at the time of the When accessing to the shared memory section 15, a microprocessor 101 sends out the signal [0057] adr and the cmd analysis section 305 have a buffer, the adr extraction section, and the [0056] Drawing 8 shows the composition in the shared memory section 15. The shared memory The data transfer control section 315 is connected to the data transfer control section 310 in the cmd extraction section, the address of the memory to access and the kind of access are were sent out from SM access-control section 105, and the data transfer control section 315. control section 105, the packet buffer 303 which stores data temporarily, the error-checking paths 2:137 analyzed in adr and the cmd analysis section 305, and changes a selector 309. data transfer control section 310 performs the Arbitration of the access demand from a microprocessor 101 by the arbiter 308, and changes a selector 302.

[0059] SM access-control section 105 stores in a packet buffer 303 the address sent through writing of data) are sent out through the data line 220.

http://www4.ipdl.jpo.go.jp/cgi-bin/tran_web_cgi_ejje

2003/06/10

٠,

2003/06/10

the data line 220, a command, and data (at the time of the writing of data). The data transfer control section 310 performs an Arbitration, determines the royalty of a path IF 301, and

[0060] <u>Drawing 10</u> shows the flow of access to the SM controller 108 in the case of writing data in the shared memory section 15 from SM access-control section 105. The data transfer control access start to the SM controller 108 by the control line 6.222, if the royalty of an access path 2:137 is determined by the Arbitration (Step 601). Then, the address, a command, and data are section 310 in SM access-control section 105 will take out the signal (REQ) which shows an

sent through an access path 2:137 next, a command, and data, if a REQ signal is received by the control line 6:222. The address and a command are analyzed in adr and the cmd analysis section memory control section 307, and pretreatment for memory access will be performed (Step 604). acquired as a result of an Arbitration, the control information of memory will be sent out to the 305, perform an Arbitration based on an access demand (Step 603), and change a selector 309. [0061] The data transfer control section 315 in the SM controller 108 will receive the address Data are stored in a packet buffer 303. If the access privilege to a memory module 109 is

[0062] After access to a memory module 109 is completed, after treatment of memory access is performed and the status (STATUS) which shows an access situation in the data transfer section 105 (Step 607). The data transfer control section 310 in SM access-control section 105 control section 315 is generated (Step 606). Next, the status is sent out to SM access-control Next, data are read from a packet buffer 303 and it writes in a memory module 109 through a turns off the REQ signal to the SM controller 108, if the status is received (Step 608).

[0063] The data transfer control section 310 in SM access-control section 105 will report the end of access to the shared memory section 15 to a microprocessor 101 by the control line

[0064] The flow of access to the SM controller 108 from SM access-control section 105 in the case of reading data from the shared memory section 15 is the same as the case of the writing

[0065] After pretreating memory access at Step 604, the SM controller 108 reads data from a of data even with Steps 601-604 after Step 606.

to a host computer different, respectively. In such a case, it is necessary to process all demands [0067] It is possible to carry two or more channel IF sections 12 which have two channels with a host computer 50 in the disk array control unit 1 of this example, and to connect those channels memory module 109, and sends out data to an access path 2:137 through a selector 309 and a [0066] SM access-control section 105 sends out data to a microprocessor 101 through a selector 302 and the data line 220, if data are received through an access path 2:137. path IF 301.

control unit 1 from a host computer 50, the data sent to the channel IF section 12 from the host disk IF section 12, and the data is read from the cache memory section 14, and is sent to a host [0068] By the way, in the disk array control unit 1, when reading data to a host computer 50, the data stored in the magnetic disk unit 20 are written in the cache memory section 14 through the order to generate the parity of data furthermore and to write in a magnetic disk unit 20, further computer 50 are written in the cache memory section 14, and the data is read from the cache computer 50 through the channel IF section 11. Moreover, when writing data in the disk array memory section 14, and it writes in a magnetic disk unit 20 through the disk IF section 12. In two – three accesses are performed between the disk IF section 12 and the cache memory from each channel linked to the host computer in parallel.

[0069] Therefore, in order to process all demands from each channel linked to the host computer in parallel, let the throughput between the channel IF section 11 and the disk IF section 12, and the cache memory section 14 be a host computer 50 more than the double precision of the

[0070] In this example, the bandwidth of the access path between CM access-control section 104 and the CM controller 107 and all the bandwidth between the CM controller 107 and a greatest throughput between the channel IF sections 11.

2003/06/10

between the channel IF section 11 and a host computer 50. Thereby, it becomes possible to memory module 109 are set up more than the double precision of the greatest bandwidth

memory section 14, the channel IF section 11 and the disk IF section 12, and the shared memory [0071] According to this example, it becomes it is high in the throughput between making high the throughput between the channel IF section 11 and the disk IF section 12, and the cache section 15, and able [both] to shorten the access time. By this, a throughput can offer the operate all the channel IF sections 11 in parallel.

short disk array control unit of the response time highly. [0072] Here, as shown in <u>drawing 15</u> , between the channel IF section 11 and the disk IF section 12, and the cache memory section 14 is connected with the cross coupling network 140 using section 13 shown in <u>drawing 1</u>, since two or more access paths can be prepared in the cache the switch (SW) 16. Also in this case, like the composition connected through the selector

the access paths 0:135 connected with one CM access-control section 104 be the throughput of more than equivalent. When using high-speed IF, such as a fiber channel, as mentioned above, as host IF 102 or the throughput of drive IF 103 by increasing the number of the access path 0.135 increased the number of the access path 0.135 connected to one CM access-control section 104 to four twice as many as the composition of <u>drawing 1</u>, when carrying out this example, it is high-speed IF of 100 or more MB/s is used more often from now on. Considering the balance of the throughput in the channel IF section 11 and the disk IF section 12, let the throughput of all satisfactory As Host IF and drive IF, throughputs, such as a fiber channel, are considered that shown in <u>drawing 16</u> , the throughput of an access path 0:135 can be carried out more than a all drives IF 103 in all the hosts IF 102 in the channel IF section 11, or the disk IF section 12 [0073] as [show / moreover, / in <u>drawing 16</u>] -- also in the disk array control unit 1 which memory section 14, it becomes possible to raise a throughput. connected with one CM access-control section 104.

not double these, it cannot be overemphasized that an above-mentioned effect can be acquired. [0075] In [example 2] <u>drawing 1</u>, it becomes possible to raise the reliability of data by writing in between the two cache memory sections 14 at the time of the writing of the data to the cache nature in <u>drawing 15</u> and the disk array control unit of <u>drawing 16</u>, respectively, even if it does the same data as two fields which doubled all or a part of memory storage, and were doubled [0074] In addition, although the selector section 13, the cache memory section 14, and the shared memory section 15 are doubled from a viewpoint of improvement in obstacle-proof

[0076] The procedure in the case of writing data in the two doubled cache memory sections 14 memory section 14.

[0077] The host IF 102 who received directions of an access start, or drive IF 103 sends out the signal which shows an access start by the control line 1:211 to the data transfer control section 310 in CM access-control section 104. With it, the two addresses, a command, and one data are

[0078] CM access-control section 104 stores in a packet buffer 303 the two addresses and the command which have been sent through the data line 210, and one data. The data transfer command which have been sent through the data line 210, and one section 310 performs an Arbitration, determines the royalty of a path IF 301, and

controllers a and b:107 in the case of writing data in the two doubled cache memory sections 14. The data transfer control section 310 in CM access-control section 104 will take out the signal section 13 by the control line 2:212, if the royalty of an access path 0:135 is determined by the Arbitration (Step 701). Then, the address and two commands are sent out continuously (Step [0079] Drawing 11 shows the flow of access from CM access-control section 104 to two CM (REQ) which shows an access start to the data transfer control section 315 in the selector

[0080] If a REQ signal is received from CM access-control section 104, the data transfer control section 315 in the selector section 13 will receive the address and the command which are sent analyzed in adr and the cmd analysis section 305 (Step 703). if both the CM controller a and the through an access path 0:135 next, and will perform an Arbitration based on the access demand

http://www4.ipdl.jpo.go.jp/cgi-bin/tran_web_cgi_ejje

2003/06/10

:

104 is returned (Step 705) Next, the data transfer control section 315 takes out the signal (REQ) which shows an access start by the control line 3:213 to the data transfer control section 315 in night of connection to two access paths 1:136 of b:107 are acquired as a result of an Arbitration —— the data transfer control section 315 —— a selector 306 —— changing (Step 704) —— the signal (ACK) which shows that the CM controller a and the right of connection of b:107 were acquired by the control line 2:212 to the data transfer control section 310 in CM access-control section two CM controllers 107 (Steps 708a and 708b). Then, the address and every one command are

to both two access paths 1:136 through a path IF 301 and a selector 306 (Steps 709a and 709b). 301 (Step 709). The selector section 13 sends out one data sent through an access path 0.135 [0081] If an ACK signal is received, CM access-control section 104 reads data from a packet buffer 303, and sends them out to an access path 0.135 through a selector 302 and a path IF sent out to the CM controller a and b:107 (Steps 707a and 707b)

pretreatment for memory access will be performed (Steps 710a and 710b). Next, data are read selector 304. The data sent through an access path 1:136 are stored in a packet buffer 303. If [0082] If a REQ signal is received by the control line 3:213, the CM controller a and the data transfer control section 315 in b:107 will receive the address and the command which are sent from a packet buffer 303 and it writes in a memory module 109 through a selector 304 (Steps through an access path 1:136 next, will perform an Arbitration based on the access demand analyzed in adr and the cmd analysis section 305 (Steps 708a and 708b), and will change a the access privilege to a memcry module 109 is acquired as a result of an Arbitration, the control information of memory will be sent out to the memory control section 307, and

continues them and sends them out to CM access-control section (Step 713). The data transfer section 13, if the two statuses are received (Step 715). The data transfer control section 315 in [0083] After access to a memory module 109 is completed, after treatment of memory access is [0084] The data transfer control section 310 in CM access-control section 104 will report the end of access to the cache memory section 14 to a host IF 102 or drive IF 103 by the control REQ signal of b:107, respectively, if the status is received (Steps 714a and 714b). Moreover, if control section 310 in CM access-control section 104 turns off the REQ signal to the selector the selector section 13 turns off the ACK signal to CM access-control section 104, if OFF of access-control section 104 through the selector section 13 (Steps 713a and 713b). The data transfer control section 315 in the selector section 13 turns off the CM controller a and the performed and the status (STATUS) which shows an access situation in the data transfer control section 315 is generated (Steps 712a and 712b). Next, the status is sent out to CM the status is received from both the CM controller a and b.107, the selector section 13 the REQ signal from CM access-control section 104 is checked (Step 716).

directory of the cache memory section 14 is stored in the shared memory section 15, and before while performing write-in processing of one data of the data written in doubly, another data need [0085] When writing data in the cache memory section 14 doubled as mentioned above doubly, to prevent being rewritten by the write request from other access paths. In this example, the simultaneously published by this by the same address in the cache memory section 14, while accessing the cache memory section 14, the bit which shows under access to the directory [0086] The [example 3] disk array control unit 1 requires the function which copies data to stored in the shared memory section 15 is surely stood. Since only one access demand is performing write-in processing of one data of the data written in doubly, another data can prevent being rewritten by the write request from other access paths.

[0087] The host IF 102 who received directions of an access start, or drive IF 103 sends out the signal which shows an access start by the control line 1.211 to the data transfer control section 310 in CM access-control section 104. With it, the two addresses and a command are sent out

cache memory sections 14 are formed. This function is realizable with the procedure described another cache memory section 14 from a certain cache memory section 14, when two or more

lead commands of a copied material, and another address and a command are the addresses and the light commands of a copy place. Here, the CM controller b is explained as a copy place CM through the data line 210. 1 of the two addresses and a command are the addresses and the

[0088] CM access-control section 104 stores in a packet buffer 303 the two addresses and the command which have been sent through the data line 210. The data transfer control section 310 section 13 by the control line 2:212, if the royalty of an access path 0:135 is determined by the [0089] <u>Drawing 12</u> shows the CM controller a from CM access-control section 104 in the case of copying data between the two cache memory sections, and the flow of access to b.107. The Arbitration (Step 801). Then, the address and two commands are sent out continuously (Step performs an Arbitration, determines the royalty of a path IF 301, and changes a selector 302. (REQ) which shows an access start to the data transfer control section 315 in the selector data transfer control section 310 in CM access-control section 104 will take out the signal

memory module 109 (Step 810), and it sends out to an access path 1:136 through a selector 304 304. If the access privilege to a memory module 109 is acquired as a result of an Arbitration, the [0091] CM access-control section 104 will go into the receiving waiting state of the status which [0092] If a REQ signal is received by the control line 3:213, the data transfer control section 315 in the CM controller a:107 of a copied material will receive the address and the command which demand analyzed in adr and the cmd analysis section 305 (Step 808), and will change a selector acquired by the control line 2:212 to the data transfer control section 310 in CM access-control [0090] If a REQ signal is received from CM access-control section 104, the data transfer control section 315 in the selector section 13 will receive the address and the command which are sent analyzed in adr and the cmd analysis section 305 (Step 803). if both the CM controller a and the right of connection to two access paths 1:136 of b:107 are acquired as a result of an Arbitration through an access path 0.135 next, and will perform an Arbitration based on the access demand -- the data transfer control section 315 -- a selector 306 -- changing (Step 804) -- the signal signal (REQ) which shows an access start by the control line 3.213 to the CM controller a and the data transfer control section 315 in b:107 (Steps 806a and 806b). Then, each address and are sent through an access path 1:136 next, will perform an Arbitration based on the access section 104 is returned (Step 805) Next, the data transfer control section 315 takes out the control information of memory will be sent out to the memory control section 307, and pretreatment for memory access will be performed (Step 809). Next, data are read from a (ACK) which shows that the right of connection to the CM controller a and b:107 both was command are sent out to the CM controller a and b:107 (Steps 807a and 807b). tells the end of access, if an ACK signal is received.

memory access will be performed (Step 813). Next, data are read from a packet buffer 303 and it [0095] After access to the CM memory module 109 is completed, respectively, the CM controller [0094] If a REQ signal is received by the control line 3:213, the data transfer control section 315 information of memory will be sent out to the memory control section 307, and pretreatment for [0093] The selector section 13 sends out the data sent from the CM controller a:107 through an in the CM controller b:107 will receive the address and the command which are sent through an controller a and the REQ signal of b.107, respectively, if the status is received (Steps 817 and access path 1:136 next, and will analyze them in adr and the cmd analysis section 305. Then, it waits to begin to receive data and participates in the Arbitration of memory access (Step 812). which shows an access situation in the data transfer control section 315 (Steps 815 and 818). access path 1:136 to the access path 1:136 connected with the CM controller b. (Step 811b) The data sent through an access path 1:136 are stored in a packet buffer 303. If the access a and b.107 perform after treatment of memory access, and generate the status (STATUS) [0096] The data transfer control section 315 in the selector section 13 turns off the CM privilege to a memory module 109 is acquired as a result of an Arbitration, the control Next, the status is sent out to the selector section 13 (Steps 816 and 819). writes in a memory module 109 through a selector 304 (Step 814). (step 811a).

http://www4.ipdl.jpo.go.jp/ogi-bin/tran_web_ogi_ejje

2003/06/10

2003/06/10

data transfer control section 310 in CM access-control section 104 turns off the REQ signal to 821). Moreover, if the status is received from both two CM controllers a and b:107, the selector end of access to the cache memory section 14 to a host IF 102 or drive IF 103 by the control the selector section 13, if the two statuses are received (Step 822). The data transfer control [0097] The data transfer control section 310 in CM access-control section 104 will report the section 13 continues them and sends them out to CM access-control section (Step 820). The section 315 in the selector section 13 turns off the ACK signal to CM access-control section 104, if OFF of the REQ signal from CM access-control section 104 is checked (Step 823).

[0098] The disk array control unit 1 also requires the function which copies data to another address from a certain address in the one cache memory section 14 again. line 1:211, if the status is received.

between the two shared memory sections 15 at the time of the writing of the data to the shared [0100] In [example 4] <u>drawing 1</u>, it becomes possible to raise the reliability of data by writing in [0099] This function is realizable by being in the procedure at the time of the writing of the data store in the packet buffer 303 in the CM controller 107 by reading data from a memory module shown by <u>drawing 9</u> by performing processing to the memory module 109 of Step 511 in which the same data as two fields which doubled all or a part of memory storage, and were doubled 109 instead of light access, and the data is continuously written in a memory module 109.

[0101] The procedure in the case of writing data in the two doubled shared memory sections 15

[0102] A microprocessor 101 sends out the signal which shows an access start by the control is as follows.

line 5:221 to the data transfer control section 310 in SM access-control section 105. With it, the [0103] SM access-control section 105 stores in a packet buffer 303 the two addresses and the command which have been sent through the data line 220, and one data. The data transfer control section 310 performs an Arbitration, determines the royalty of a path IF 301, and two addresses, a command, and one data are sent out through the data line 220.

[0105] If a REQ signal is received by the control line 6.222, the data transfer control section 315 Arbitration, and takes out the signal (REQ) which shows an access start by the control line 6.222 in the SM controller 108 by the side of a master will receive the address sent through an access memory control section 307, and pretreatment for memory access will be performed (Step 904). data in the two doubled shared memory sections 15 from SM access-control section 105. When doubling the two shared memory sections, one side is set as a master and another side is set as a slave. The data transfer control section 310 in SM access-control section 105 determines the acquired as a result of an Arbitration, the control information of memory will be sent out to the to the data transfer control section 315 in the SM controller 108 by the side of a master (Step path 2:137 next, a command, and data, will perform an Arbitration based on the access demand Next, data are read from a packet buffer 303 and it writes in a memory module 109 through a royalty of the access path 2:137 to the SM controller 108 by the side of a master first by the [0104] <u>Drawing 13</u> shows the flow of access to two SM controllers 108 in the case of writing analyzed in adr and the cmd analysis section 305 (Step 903), and will change a selector 309. Data are stored in a packet buffer 303. If the access privilege to a memory module 109 is 901). Then, the address, a command, and data are sent out continuously (Step 902).

[0106] After access to a memory module 109 is completed, after treatment of memory access is control section 315 is generated (Step 906). Next, the status is sent out to SM access-control performed and the status (STATUS) which shows an access situation in the data transfer

[0107] SM access-control section 105 will determine the royalty of the access path 2:137 to the status is received. The access method (Steps 908-914) to the SM controller 108 by the side of royalty of the access path 2:137 to the SM controller 108 by the side of a master wide, if the SM controller 108 by the side of a slave by the Arbitration, without the ability opening the a subsequent slave is the same as that of the access method (Steps 901-907) to the SM

REQ signal to both SM controllers 108 a master and slave side, if the status is received from the [0108] The data transfer control section 310 in SM access-control section 105 turns off the controller 108 by the side of a master.

and the writing of the data by the side of a slave finishes. The turn which writes in data by this is paths 2:137 wide and there is nothing until it divides the shared memory section 15 into a master guaranteed, and while performing write-in processing of one data of the data written in doubly. [0110] The data transfer control section 310 in SM access-control section 105 will report the and a slave as mentioned above, it writes in data in order by the side of a master and a slave [0109] When writing data in the doubled shared memory section 15 doubly, open both access end of access to the shared memory section 15 to a microprocessor 101 by the control line another data can prevent being rewritten by the write request from other access paths. SM controller 108 by the side of a slave (Steps 715a and 715b).

[0111] The composition when mounting the channel IF section 11 of the disk array control unit 1 of an example 1, the disk IF section 12, the selector section 13, the cache memory section 14,

memory section 14, and the shared memory section 15 are mounted in the package IFPK1 which became independent, respectively (PK), i.e., a channel, a disk IFPK2, a selector PK3, and memory Moreover, the different shared memory section 15 is also mounted on a different package. Even if it mounts the one cache memory section 14 and the one shared memory section 15 on the PK4, respectively. The different cache memory section 14 is mounted on a different package. same package, they are satisfactory. <u>Drawing 14</u> shows the example which mounted the one cache memory section 15 on the same memory PK4. [0112] The channel IF section 11, the disk IF section 12, the selector section 13, the cache [0113] A channel IFPK1, a disk IFPK2, a selector PK3, and memory PK4 are mounted on a and the shared memory section 15 in [example 5] $drawing\ 14$ is shown.

arrangement, in case the line which connects between each PK is wired on a platter 5, density of wiring can be made uniform over the platter 5 whole, and it becomes easy about the wiring on a [0114] Here, when [each] PK is mounted in a platter 5, it becomes important about a selector PK3 an outside [near / a center] and to arrange to the ends of a platter preferably. By such

does not mount the selector section 13 in a package but mounts in the ends of a platter directly. [0115] In this example, the selector section 13 was mounted in the selector PK3, and it was presupposed that it arranges to the ends of a platter 5. However, it is satisfactory, even if it

performs the Arbitration of the royalty of the share bus 130. And SM access-control section 105 which acquired the royalty accesses the SM controller 108. Moreover, it is satisfactory even if it Arbitrations of two share buses, respectively. In the case of access, one of two or more arbiters connection path at a time moreover -- from the SM controller 108 -- two share buses 130 -- it [0116] In the disk array control unit 1 of the example 1 shown in [example 6] <u>drawing 1</u>, instead of connecting between SM access-control section 105 and the SM controller 108 by the access 105 and the SM controller 108 have two arbiters, respectively. Two arbiters are arbiters for the is alike, respectively and prepares a-one connection path at a time SM access-control section carries out a direct file to the share bus 130 as an independent circuit instead of preparing an path 2:137, as shown in <u>drawing 7</u>, it connects through two share buses 130, two share buses from SM access-control section 105 to the SM controller 108 becomes a master, and it 130 from SM access-control section 105 -- it is alike, respectively and prepares a-one

[0117] It is possible to raise a data transfer rate in a share bus connection by expanding the data width of face of a bus, and the access time to the shared memory section 15 can be arbiter in SM access-control section 105 and the SM controller 108.

section 11 and the disk IF section 12, and the shared memory sections 15 like <u>drawing 1</u> since [0118] Even if it carries out star connection (1 to 1 connection) of between the channel IF data width of face of the access path 2:137 in <u>drawing 1</u> can be made smaller than the data

http://www4.ipdl.jpo.go.jp/cgi-bin/tran_web_cgi_ejje

2003/06/10

2003/06/10

width of face of an access path 0:135 more than double precision as mentioned above, there are few cases which the problem of the pin neck of LSI which mounts the shared memory section produces. But the problem that the number of an access path 2:137 increases too much, and an access path 2:137 cannot be mounted may arise. In such a case, the share bus connection of

this example becomes effective.

[0119] In addition, at this example, although the selector section 13, the cache memory section 14, and the shared memory section 15 are doubled from a viewpoint of improvement in obstacle—14, and the shared memory section 15 are doubled from a viewpoint of improvement in obstacle—proof nature, respectively, even if it does not double these, it cannot be overemphasized that an above—mentioned effect can be acquired.

[Effect of the Invention] According to this invention, about the access path between channel IF section and disk IF section—cache memories, a throughput can be made high. Moreover, about the access path between channel IF section and disk IF section—shared memories, a throughput can be made high, and the access time can be shortened. By this, a throughput becomes possible [offering the short disk array control unit of the response time highly].

[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

- [Drawing 1] Drawing showing the composition of the disk array control unit by this invention.
- [Drawing 2] Drawing showing the composition of the conventional disk array control unit.
- [Drawing 3] Drawing showing other composition of the conventional disk array control unit.
- [Drawing 4] Drawing showing the composition of CM access-control section in the disk array
- [Drawing 5] Drawing showing the composition of SM access-control section in the disk array control unit by this invention.
- [Drawing 6] Drawing showing the composition of the selector section in the disk array control
- [Drawing 7] Drawing showing the composition of the cache memory section in the disk array
- [Drawing 8] Drawing showing the composition of the shared memory section in the disk array
- [Drawing 9] Drawing showing the procedure at the time of the writing of the data to the cache
- [Drawing 10] Drawing showing the procedure at the time of the writing of the data to the shared
- [Drawing 11] Drawing showing the procedure when writing data in the two doubled cache
- [Drawing 12] Drawing showing the procedure when copying data to another cache memory section from the one cache memory section.
- [Drawing 13] Drawing showing the procedure when writing data in the two doubled shared
- [Drawing 14] Drawing showing the composition of mounting in the disk array control unit by this
- [Drawing 15] Drawing showing other composition in the disk array control unit by this invention.
- [Drawing 16] Drawing showing other composition in the disk array control unit by this invention.
- [Drawing 17] Drawing showing the composition of the disk array control unit by this invention.
- 1 — a disk array control unit, the 11 channel IF section, the 12 disk IF section, and 13 -- -- the selector section, 14 --- cache memory section, 15 --- shared memory section, and 20 --
- — a magnetic disk unit, 50 host computer, a 101 microprocessor, and 102 — Host IF,
- the 103 drive IF, the 104 —CM access-control section, and 105 — SM access-control section, the interior bus of 106 --, a 107 -- CM controller, and 108 -- -

[Translation done.]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-99281 (P2000-99281A)

(43)公開日 平成12年4月7日(2000.4.7)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G06F 3/06 305 540 G06F 3/06

305C 5B065

540

審査請求 未請求 請求項の数12 OL (全 19 頁)

(21)出願番号

(22)出願日

特願平10-264286

平成10年9月18日(1998.9.18)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 藤本 和久

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 田中 淳

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 100068504

弁理士 小川 勝男

最終頁に続く

(54) 【発明の名称】 ディスクアレイ制御装置


(57)【要約】

キャッシュメモリ及び共有メモリに格納され 【課題】 るデータの特性及びこれらのメモリへのアクセス特性を 考慮した、スループットが高く、かつ、応答時間の短い ディスクアレイ制御装置を提供することにある。

【解決手段】 上記課題は、複数のチャネル I F部と、 複数のディスクIF部と、キャッシュメモリ部と、共有 メモリ部とを有し、前記複数のチャネルIF部及び前記 複数のディスクIF部と前記キャッシュメモリ部との間 の接続形式が、前記複数のチャネルIF部及び前記複数 のディスクIF部と前記共有メモリ部との間の接続形式 と異なることを特徴とするディスクアレイ制御装置によ り達成される。

【効果】 キャッシュメモリ及び共有メモリへのアクセ スパスを増やしスループットを高くする一方、共有メモ リへのアクセス時間を短くすることができる。

図1



【特許請求の範囲】

【請求項1】ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスク大変をあるで、前記磁気ディスク装置に対しリード/ライトされるデータを一時的に格納するキャッシュメモリ部と、チャネルインターフェースを可が出たの間のデータ転送に関する制御情報を格納する共有メリ部とを有し、各チャネルインターフェースと前記キャッシュメモリ部との間のデータ転送を実行し、各ディスクターフェースと前記キャッシュメモリ部との間のデータ転送を実行するディスクアレイ制御装置において、

前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間の接続形式が、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間の接続形式と異なることを特徴とするディスクアレイ制御装置。

【請求項2】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間は、それぞれセレクタ部を介せず直接接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項3】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれは1対1接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項4】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続され、前記複数のチャネルインターフェース部、前記複数のディスクインターフェース部、及び前記共有メモリ部は共有バスに接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項5】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ直接接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項6】前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ1対1接続されていることを特徴とする請求項1に記載のディスクアレイ制御装置。

【請求項7】ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記複数のチャネルインターフェース部と前記複数のディスクインターフェース部とに接続され、前記磁気ディスク装置に対しリード/ライトされるデータを一時的に格納するキャッシュメモリ部と、前記複数のチャネルインターフェース部とに接続され、チャネルインターフェース部及びディスクインターフェース部との間のデータ転送に関する制御情報を格納する共有メモリ部とを有する制御装置において、

前記キャッシュメモリ部に接続されるアクセスパスの本数は、前記共有メモリ部に接続されるアクセスパスの本数より少ないことを特徴とするディスクアレイ制御装置。

【請求項8】セレクタ部をさらに有し、

各チャネルインターフェース部及び各ディスクインターフェース部と前記セレクタ部とは、それぞれアクセスパスにより1対1に接続され、前記セレクタ部と前記キャッシュメモリ部とは、アクセスパスにより接続され、各チャネルインターフェース部及び各ディスクインターフェース部と前記セレクタ部とを接続するアクセスパスの総数は、前記セレクタ部と前記キャッシュメモリ部とを接続するアクセスパスの総数より多く、

各チャネルインターフェース部及び各ディスクインターフェース部と前記共有メモリ部との間はそれぞれアクセスパスにより1対1に接続されていることを特徴とする請求項7に記載のディスクアレイ制御装置。

【請求項9】ホストコンピュータとの複数のインターフェース部と、磁気ディスク装置との複数のインターフェース部と、磁気ディスク装置のデータを一時的に格納する物理的に独立したキャッシュメモリ部とを有し、前記ホストコンピュータとの各インターフェース部及び前記磁気ディスク装置との各インターフェース部及び前記磁気ディスク装置との各インターフェース部は、それでれマイクロプロセッサと、前記キャッシュメモリ部へのアクセスを制御するキャッシュメモリ制御部と、前記共有メモリアクセス制御部とを有するディスクアレイ制御装置において、各キャッシュメモリアクセス制御部と前記キャッシュメモリ部との間は、セレクタ部を介してアクセスパスによ

り接続されており、各共有メモリアクセス制御部と前記 共有メモリ部との間は、それぞれアクセスパスにより直 接接続されていることを特徴とするディスクアレイ制御 装置。

【請求項10】ホストコンピュータとの複数のインター フェース部と、磁気ディスク装置との複数のインターフ ェース部と、磁気ディスク装置のデータを一時的に格納 する物理的に独立したキャッシュメモリ部と、制御情報 を格納する物理的に独立した共有メモリ部とを有し、前 記ホストコンピュータとの各インターフェース部及び前 記磁気ディスク装置との各インターフェース部は、それ ぞれマイクロプロセッサと、前記キャッシュメモリ部へ のアクセスを制御するキャッシュメモリ制御部と、前記 共有メモリ部へのアクセスを制御する共有メモリアクセ ス制御部とを有するディスクアレイ制御装置において、 各キャッシュメモリアクセス制御部と前記キャッシュメ モリ部との間は、スイッチを用いた相互結合網によって 接続されており、各共有メモリアクセス制御部と前記共 有メモリ部との間は、それぞれアクセスパスにより直接 接続されていることを特徴とするディスクアレイ制御装

【請求項11】各キャッシュメモリ制御部と前記キャッシュメモリ部との間のアクセスパスの帯域幅を、前記ホストコンピュータと前記ホストコンピュータとのインターフェース部との間の最大の全帯域幅の2倍以上としたことを特徴とする請求項9または請求項10の何れかに記載のディスクアレイ制御装置。

【請求項12】前記共有メモリ部及び前記キャッシュメモリ部を複数有し、該複数の共有メモリ部及び前記複数のキャッシュメモリで二重化されていることを特徴とする請求項1乃至請求項11の何れかに記載のディスクアレイ制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データを複数の磁 気ディスク装置に格納するディスクアレイ装置の制御装 置に関する。

[0002]

【従来の技術】半導体記憶装置を記憶媒体とするコンピュータの主記憶のI/O性能に比べて、磁気ディスクを記憶媒体とするディスクサプシステム(以下「サプシステム」という。)のI/O性能は3~4桁程度小さく、従来からこの差を縮めること、すなわちサプシステムのI/O性能を向上させる努力がなされている。サプシステムのI/O性能を向上させるための1つの方法として、複数の磁気ディスク装置でサプシステムを構成し、データを複数の磁気ディスク装置に格納する、いわゆるディスクアレイと呼ばれるシステムが知られている。「00031 図2は、従来のディスクアレイの構成を示

【0003】図2は、従来のディスクアレイの構成を示す。ホストコンピュータ50とディスクアレイ制御装置

2との間のデータ転送を実行する複数のチャネル I F部 11と、磁気ディスク装置20とディスクアレイ制御装 置2間のデータ転送を実行する複数のディスクIF部1 2と、磁気ディスク装置20のデータを一時的に格納す るキャッシュメモリ部14と、ディスクアレイ制御装置 2 に関する制御情報(例えば、チャネル I F部及びディ スクIF部とキャッシュメモリ部14との間のデータ転 送制御に関する情報)を格納する共有メモリ部15とを 備え、キャッシュメモリ部14および共有メモリ部15 は全てのチャネルIF部11及びディスクIF部12か らアクセス可能な構成となっている。このディスクアレ イでは、チャネルIF部11及びディスクIF部12と 共有メモリ部15との間、及び、チャネル1F部11及 びディスクIF部12とキャッシュメモリ部14との間 は1対1に接続される。以下、このような接続形態をス ター接続と呼ぶ。

【0004】チャネルIF部11は、ホストコンピュータ50と接続するためのインターフェース及びホストコンピュータ50に対する入出力を制御するマイクロプロセッサ(図示せず)を有している。また、ディスクIF部12は、磁気ディスク装置20と接続するためのインターフェース及び磁気ディスク装置20に対する入出力を制御するマイクロプロセッサ(図示せず)を有している。また、ディスクIF12部は、RAID機能の実行も行う。

【0005】図3は、他の従来のディスクアレイの構成を示す。ホストコンピュータ50とディスクアレイ制御装置3間のデータ転送を実行する複数のチャネルIF部11と、磁気ディスク装置20とディスクアレイ制御装置3間のデータ転送を実行する複数のディスクIF部2と、磁気ディスク装置20のデータを一時的に格納部12と、磁気ディスク装置20のデータを一時的に格納するキャッシュメモリ部14と、ディスクアレイ制御装置3に関する制御情報(例えば、チャネルIF部及びディスクIF部12と計算ができるサイスがディスクIF部12と共有メモリ部15間は共有バス130で接続され、各チャネルIF11部及びディスクIF部12とキャッシュメモリ部14間は共有バス130で接続され、各チャネルIF11部及びディスクIF部12とキャッシュメモリ部14間は共有バス131で接続される。以下、このような接続形態を共有バス接続形式と呼ぶ。

[0006]

【発明が解決しようとする課題】ディスクアレイのアーキテクチャーをスケーラブルなものとするには、ディスク制御装置に接続するディスク容量 (論理ボリューム数) に応じ、ディスクIF部を増設し、また、必要なホストコンピュータとのチャネル数に応じて、ディスクアレイ制御装置内のチャネルIF部を増設する必要がある。しかし、第3図に示した共有バス接続形式のディスクアレイ制御装置では、一旦実装した共有バスの転送能力をチャネルIF部、ディスクIF部の増設に応じて変

更することはできないので、チャネルIF部、ディスクIF部の増設に柔軟に対応することが困難である。

【0007】また、第3図に示した共有バス接続形式の ディスクアレイ制御装置では、ホストコンピュータとデ ィスクアレイ制御装置との間のデータ転送を実行するチ ャネルIF部に設けられたホストコンピュータに対する 入出力を制御するマイクロプロセッサ、及び磁気ディス ク装置とディスクアレイ制御装置との間のデータ転送を 実行するディスクIF部に設けられた磁気ディスク装置 に対する入出力を制御するマイクロプロセッサに高性能 なプロセッサを使用した場合に、これらのプロセッサの 性能に比べて、共有バスの転送能力がボトルネックにな り、プロセッサの高速化に追従することが困難となる。 【0008】さらに、第3図に示した共有バス接続形式 では、共有バスに接続された複数のチャネルIF部(ま たは複数のディスク I F部) の何れかのチャネル I F部 (またはディスク I F部) に障害が発生した場合に、障 害の発生したチャネル I F部 (またはディスク I F部) を特定することが困難である。

【0009】一方、第2図に示したスター接続形式のディスクアレイ制御装置では、共有メモリ部またはキャッシュメモリ部に接続したアクセスパス数に比例して内部パス性能が増加させることができるので、チャネルIF部、ディスクIF部の増設、または使用するプロセッサの性能に応じて、内部パス性能を増加させることが可能である。また、チャネルIF部及びディスクIF部とがである。また、チャネルIF部及びディスクIF部と共有メモリ部との間がスター接続されているため、障害の発生したチャネルIF部(またはディスクIF部)を特定することも容易である。

【0010】スター接続形式のディスクアレイ制御装置では、搭載されるチャネルIF部またはディスクIF部の数を増やした場合、チャネルIF部及びディスクIF部とキャッシュメモリ部との間、及びチャネルIF部及びディスクIF部と共有メモリとの間のアクセスパスタを増えることになる。また、ホストコンピュータとディスクアレイ制御装置との間の接続にファイバチャネルスクアレイ制御装置との間の接続にファイバチャネルの議用等により、ディスクアレイ制御装置に要求されるスループットはさらに増大する方向にあり、このスループットの向上の要求を満たすためには、チャネルIF部及びディスクIF部とキャッシュメモリ部との間、及びチャネルIF部及びディスクIF部と共有メモリとの間のアクセスパス数を増やし、内部パス性能を向上させることが必要となる。

【0011】しかし、キャッシュメモリに格納される1つのデータのデータ量は、共有メモリに格納される1つの制御情報のデータ量よりもかなり大きい。一例を挙げれば、メインフレームに接続されるディスク制御装置では、キャッシュメモリに格納される1つのデータは数Kパイト程度(例えば2Kパイト)であるのに対し、共有

メモリに格納される1つの制御情報は数バイト程度 (例 えば4バイト)である。また、オープン系のホストコン ピュータに接続されるディスク制御装置では、キャッシ ュメモリに格納される1つのデータは数十パイト程度 (例えば64パイト)であるのに対し、共有メモリに格 納される1つの制御情報は数バイト程度(例えば4バイ ト)である。したがって、チャネルIF部及びディスク IF部とキャッシュメモリ部との間で転送されるデータ 量は、チャネルIF部及びディスクIF部と共有メモリ 部との間で転送されるデータ量に比べ、かなり多いの で、チャネルIF部及びディスクIF部とキャッシュメ モリ部との間のアクセスバスのデータ幅は、チャネルI F部及びディスクIF部と共有メモリ部との間のアクセ スパスのデータ幅より広くとる必要がある。例えば、前 者のアクセスパスは、16ビット幅のバスで構成され、 後者は、4ピット幅のバスで構成される。そのため、チ ャネルIF部及びディスクIF部とキャッシュメモリ部 との間のアクセスパスの本数を増やすと、それらのアク セスパスを接続するキャッシュメモリ部のLSIのピン 数が不足するという問題が生じる。また、ディスクアレ イ制御装置のホストコンピュータへの応答時間を短くす るためには、共有メモリ部に格納された制御情報へのア クセス時間をできるだけ短くすることも必要である。

【0012】そこで、本発明の目的は、キャッシュメモリ及び共有メモリに格納されるデータの特性及びこれらのメモリへのアクセス特性を考慮した、スループットの高く、ディスクアレイ制御装置、及びそれを用いたサブシステムを提供することにある。

【0013】より具体的には、本発明の目的は、チャネルIF部及びディスクIF部とキャッシュメモリ部との間のアクセスパスはスループットが高く、チャネルIF部及びディスクIF部と共有メモリとの間のアクセスパスはスループットが高く、かつアクセス時間が短いディスクアレイ制御装置、及びそれを用いたサブシステムを提供することにある。

[0014]

【課題を解決するための手段】上記目的は、ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスク大変では、前記磁気ディスク装置に対しリード/ライトされるデータを一時的に格納するキャッシュメモリ部と、チース部と前記キャッシュメモリ部との間のデータ転送に対し、各ディスクインターフェース部は、前記ホストコンピュータをがいインターフェースと前記キャッシュメモリ部との間のデータ転送を実行し、各ディスクインターフェースと前記キャッシュメモリ部との間のデータ転送を実行するディスク

アレイ制御装置において、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間の接続形式が、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間の接続形式と異なることを特徴とするディスクアレイ制御装置により達成される。

【0015】好ましくは、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続し、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間は、それぞれセレクタ部を介せず直接接続する。

【0016】また、好ましくは、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続し、前記複数のチャネルインターフェース部、前記複数のディスクインターフェース部、及び前記共有メモリ部は共有バスに接続する。

【0017】また、好ましくは、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続し、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ直接接続する。

【0018】その他、本願が開示する課題、及びその解 決方法は、発明の実施形態の欄及び図面により明らかに される。

[0019]

【発明の実施の形態】以下、本発明の実施例を図面を用いて説明する。

【0020】[実施例1]図1に、本発明の一実施例を 示す。

 $[0\ 0\ 2\ 1]$ ディスクアレイ制御装置 1 は、ホストコンピュータ $5\ 0$ との 2 つのインターフェース部(チャネルIF部) $1\ 1$ と、磁気ディスク装置 $2\ 0$ との 2 つのインターフェース部(ディスクIF部) $1\ 2$ と、 2 つのセレクタ部 $1\ 3$ と、 2 つのキャッシュメモリ部 $1\ 4$ と、 2 つの共有メモリ部 $1\ 5$ と、アクセスパス $0:1\ 3\ 5$ と、アクセスパス $1:1\ 3\ 6$ と、アクセスパス $2:1\ 3\ 7$ とを有する。

【0022】チャネルIF部11は、ホストコンピュータ50との2つのIF(ホストIF)102と、ホストコンピュータ50に対する入出力を制御する2つのマイクロプロセッサ101と、キャッシュメモリ部14へのアクセスを制御するアクセス制御部(CMアクセス制御部)104と、共有メモリ部15へのアクセスを制御するアクセス制御部(SMアクセス制御部)105とを有

し、ホストコンピュータ50とキャッシュメモリ部14間のデータ転送、及びマイクロプロセッサ101と共有メモリ部15間の制御情報の転送を実行する。マイクロプロセッサ101及びホストIF102は内部バス106によって接続され、CMアクセス制御部104は2つのホストIF102に直接接続されている。また、SMアクセス制御部105は2つのマイクロプロセッサ101に直接接続されている。

【0023】ディスクIF部12は、磁気ディスク装置20との2つのIF(ドライブIF)103と、磁気ディスク装置20に対する入出力を制御する2つのマイクロプロセッサ101と、キャッシュメモリ部14への1つのアクセス制御部(CMアクセス制御部)104と、共有メモリ部15への1つのアクセス制御部(SMアクセス制御部)105を有し、磁気ディスク装置20とキャッシュメモリ部14間のデータ転送、及びマイクロプロセッサ101と共有メモリ部15間の制御情報の転送を実行する。マイクロプロセッサ101及びドライブIF103は内部バス106によって接続され、CMアクセス制御部104は2つのドライブIF103に直接接続されている。また、SMアクセス制御部105は2つのマイクロプロセッサ101に直接接続されている。ディスクIF部はRAID機能の実行も行う。

【0024】キャッシュメモリ部14は、キャッシュメモリ (CM) コントローラ107とメモリモジュール109を有し、磁気ディスク装置20へ記録するデータを一時的に格納する。

【0025】共有メモリ部15は、共有メモリ(SM)コントローラ108とメモリモジュール109とを有し、ディスクアレイ制御装置1の制御情報(例えば、チャネルIF部及びディスクIF部とキャッシュメモリ部14との間のデータ転送制御に関する情報)等を格納する。

【0026】CMアクセス制御部104には2本のアクセスパス0:135を接続し、それらを2つの異なるセレクタ部13にそれぞれ接続する。セレクタ部13には2本のアクセスパス1:136を接続し、それらを2つの異なるCMコントローラ107にそれぞれ接続する。したがってCMコントローラ107には、2つのセレクタ部から1本ずつ、計2本のアクセスパス1:136が接続される。こうすることにより、1つのCMアクセス制御部104から1つのCMコントローラ107へのアクセスルートが2つとなる。これにより、1つのアクセスパスまたはセレクタ部13に障害が発生した場合でも、もう1つのアクセスルートによりキャッシュメモリ部14へアクセスすることが可能となるため、耐障害性を向上させることができる。

【0027】 SMアクセス制御部105には2本のアクセスパス2:137を接続し、そのアクセスパス2:137を2つの異なるSMコントローラにそれぞれ接続す

る。したがって、SMコントローラ108には、2つのチャネルIF部11及び2つのディスクIF部12から1本ずつ、計4本のアクセスパス2:137が接続される。本実施例では、1つのSMアクセス制御部105と1つのSMコントローラ108の間には1本のアクセスパス2:137を接続したが、このアクセスパス2:137を2本に増やすことにより、1つのSMアクセス制御部105から1つのSMコントローラ108へのアクセスルートが2つとなるため、耐障害性を向上させることができる。

【0028】セレクタ部13には、2つのチャネル I F 部11と、2つのディスク I F 部12からそれぞれ1本ずつ、計4本のアクセスパス0:135が接続される。また、セレクタ部13には、2つのキャッシュメモリ部14へのアクセスパス1:136が1本ずつ、計2本接続される。

【0029】アクセスパス0:135とアクセスパス1:136の間に上記のようなパス数の関係があるため、セレクタ部13ではチャネルIF部11及びディスクIF部12からの4本のアクセスパス0:135からの要求の内、キャッシュメモリ部14へのアクセスパス1:136の数に相当する2個だけを選択して実行する機能を持つ。

【0030】本実施例の大きな特徴は、チャネルIF部 11及びディスク I F部12とキャッシュメモリ部14 との間の接続形式と、チャネル I F部11及びディスク IF部12と共有メモリ部15との間の接続形式とが異 なる点にある。このような構成にした理由を図1及び図 2を用いて説明する。図2に示したスター接続形式のデ ィスクアレイ制御装置2では、ディスクアレイ制御装置 2に搭載されるチャネル I F部11またはディスク I F 部12の数を増やした場合、チャネル I F部11及びデ ィスク I F部12とキャッシュメモリ部14との間、及 びチャネル [F部11及びディスク [F部12と共有メ モリ部15との間のアクセスパス数も増えることにな る。また、スター接続形式のディスクアレイ制御装置2 において、スループットを向上させるためには、チャネ ル I F部 1 1 及びディスク I F部 1 2 とキャッシュメモ リ部14との間、及びチャネルIF部11及びディスク IF部12と共有メモリ部15との間のアクセスパス数 を増やし、内部パス性能を向上させることが有効であ

【0031】しかし、キャッシュメモリ部14に格納される1つのデータのデータ量は、共有メモリ部15に格納される1つの制御情報のデータ量よりもかなり大きい。一例を挙げれば、メインフレームに接続されるディスク制御装置では、キャッシュメモリ部14に格納される1つのデータは数Kバイト程度(例えば2Kバイト)であるのに対し、共有メモリ部15に格納される1つの制御情報は数バイト程度(例えば4バイト)である。ま

た、オープン系のホストコンピュータに接続されるディ スク制御装置では、キャッシュメモリ部14に格納され る1つのデータは数十バイト程度(例えば64バイト) であるのに対し、共有メモリ部15に格納される1つの 制御情報は数バイト程度(例えば4バイト)である。し たがって、チャネルIF部11及びディスクIF部12 とキャッシュメモリ部14との間で転送されるデータ量 は、チャネルIF部11及びディスクIF部12と共有 メモリ部15との間で転送されるデータ量に比べかなり 多いので、チャネル I F部11及びディスク I F部12 とキャッシュメモリ部14との間のアクセスバスのデー 夕幅は、チャネル I F部11及びディスク I F部12と 共有メモリ部15との間のアクセスパスのデータ幅より 広くとる必要がある。例えば、前者のアクセスパスは1 6ビット幅のバスで構成され、後者は、8ビット幅のバ スで構成される。そのため、チャネル I F部 1 1 及びデ ィスクIF部12とキャッシュメモリ部14との間のア クセスパス本数を増やすと、キャッシュメモリ部14内 のキャッシュメモリコントローラ (図2ではキャッシュ メモリコントローラを図示していない)のLSIのピン 数不足、またはキャッシュメモリ部14を実装するパッ ケージにおいてコネクタのピン数不足という問題が生じ る。そこで、本実施例では、図1に示すように、チャネ ル I F部 1 1 及びディスク I F部 1 2 とキャッシュメモ リ部14との間をセレクタ部13を介して接続すること により、キャッシュメモリ部14に直接接続されるアク セスパス数を削減している。

【0032】一方、上述したように、共有メモリ部13へ格納する1つの制御情報のデータ長はキャッシュメモリ部14に格納する1つのデータのデータ長に比べかなり小さいので、チャネルIF部11及びディスクIF部12と共有メモリ部15との間のアクセスパスのデータ幅は、チャネルIF部11及びディスクIF部12とキャッシュメモリ部14との間のアクセスパスのデータ幅が上げまることが可能である。したがって、共有メモリ部15へのアクセスパス数を増やしても共有メモリ部内の共有メモリメモリコントローラ(図2では共有メモリコントローラを図示していない)のLSIのピン数不足等の問題が生じることは少ない。

【0033】また、ディスクアレイ制御装置1のホストコンピュータ50への応答時間を短くするためには、共有メモリ部15に格納される制御情報へのアクセス時間をできるだけ短くする必要もある。しかし、図1に示したCMアクセス制御部104とCMコントローラ107間のように、SMアクセス制御部105とSMコントローラ108との間をセレクタ部を介して接続すると、セレクタ部での処理のオーバーヘッドにより、共有メモリ部15に格納される制御情報へのアクセス時間を短くすることができない。

【0034】そこで、本実施例では、チャネル I F部1

1及びディスクIF部12と共有メモリ部15との間を セレクタ部を介さず直接接続することにより、チャネル IF部11及びディスクIF部12と共有メモリ部15 間に複数のアクセスパスを設け、スループットを向上さ せる一方、セレクタ部での処理オーバーヘッドをなく し、チャネルIF部11、及びディスクIF部12から 共有メモリ部15へのアクセス時間を短縮にしている。

【0035】なお、本実施例では、耐障害性の向上という観点から、セレクタ部13、キャッシュメモリ部14、及び共有メモリ部15をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。

【0036】図4は、CMアクセス制御部104内の構 成を示している。CMアクセス制御部104は、セレク 夕302と、アドレス、コマンド、データを一時格納す るパケットバッファ303と、セレクタ部13に繋がる アクセスパス0:135とのパスIF301と、データ のエラーチェック部300と、データ転送制御部310 を有する。セレクタ302の2つのポートはデータ線2 10でホストIF102あるいはドライブIF103に 接続される。また、セレクタ302の他の2つのポート はパスIF301に接続される。パスIF301はアク セスパス0:135でセレクタ部13に接続される。デ **一夕転送制御部310は、制御線1:211でホストI** F102あるいはドライブIF103に接続され、制御 線2:212でセレクタ部13内のデータ転送制御部3 15に接続される。また、データ転送制御部310は、 アービタ308によりホストIF102あるいはドライ プIF103からのアクセス要求のアービトレーション を行い、セレクタ302の切り替えを行う。

【0037】図6は、セレクタ部13内の構成を示して いる。セレクタ部13は、チャネルIF部11及びディ スクIF部12に繋がるアクセスパス0:135との4 つのパスIF301と、СМコントローラ107に繋が るアクセスパス1:136との2つのパスIF301 と、両者間を互いに接続するセレクタ306と、パケッ トバッファ303と、データのエラーチェック部300 と、СMアクセス制御部104から送出されたアドレス 及びコマンドを解析するアドレス・コマンド(adr、 cmd)解析部305と、データ転送制御部315を有 する。データ転送制御部315は、制御線2:212で CMアクセス制御部104内のデータ転送制御部310 に接続され、制御線3:213でCMコントローラ10 7内のデータ転送制御部315に接続される。また、デ ータ転送制御部315は、アービタ308により、ad r、cmd解析部305で解析した4本のアクセスパス 0:135からのアクセス要求のアービトレーションを 行い、セレクタ306の切り替えを行う。パケットバッ ファ303は、アクセスパス0:135側のパスとアク セスパス1:136側のパスでデータ転送速度に差があ る場合、速度差を吸収するために、転送するデータの一 部または全部をバッファリングする。

【0038】 adr、cmd解析部305は、アドレス及びコマンドを格納するバッファと、adr抽出部と、cmd抽出部を有する(図示していない)。adr、cmd解析部305では、CMアクセス制御部104に接続される4本のアクセスパス0:135それぞれに1つずつ割り当てられたバッファに、アドレス、コマンドを格納する。adr抽出部及びcmd抽出部では、アクセスするCMコントローラ107とアクセスの種類を割り出し、データ転送制御部315内のアービタ308へ送出する。

【0039】図7は、キャッシュメモリ部14内の構成 を示している。キャッシュメモリ部14は、CMコント ローラ107とメモリモジュール109を有する。CM コントローラ107は、セレクタ部13に繋がるアクセ スパス1:136との2つのパスIF301と、セレク 夕304と、データを一時格納するパケットバッファ3 03と、データのエラーチェック部300と、メモリモ ジュール109へのアクセスを制御するメモリ制御部3 07と、CMアクセス制御部104から送出されたアド レス及びコマンドを解析するadr、cmd解析部30 5と、データ転送制御部315を有する。データ転送制 御部315は、制御線3:213でセレクタ部13内の データ転送制御部315に接続される。また、データ転 送制御部315は、アービタ308により、adr、c md解析部305で解析した2本のアクセスパス1:1 36からのアクセス要求のアービトレーションを行い、 セレクタ304の切り替えを行う。

【0040】 adr、cmd解析部305は、バッファと、adr抽出部と、cmd抽出部を有する(図示していない)。adr、cmd解析部305では、CMコントローラ107に接続される2本のアクセスパス1:136それぞれに1つずつ割り当てられたバッファに、アドレス、コマンドを格納する。adr抽出部及びcmd抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部307へ送出する。また、2本のアクセスパス1:136からのアクセス要求をデータ転送制御部315内のアービタ308へ送出する。

【0041】次に、キャッシュメモリ部14へのアクセス時の手順について述べる。キャッシュメモリ部14へアクセスする場合、マイクロプロセッサ101は、ホストIF102あるいはドライブIF103へ、キャッシュメモリ部14へのアクセス開始を指示する。

【0042】アクセス開始の指示を受けたホストIF102あるいはドライプIF103は、制御線1:211によりCMアクセス制御部104内のデータ転送制御部310ヘアクセス開始を示す信号を送出する。それとともに、データ線210を通してアドレス、コマンド、デ

ータ(データの書き込み時のみ)を送出する。

【0043】CMアクセス制御部104は、データ線210を通して送られてきたアドレス、コマンド、データ(データの書き込み時のみ)をパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セレクタ302を切り替える。

【0044】図9は、キャッシュメモリ部14へデータを書き込む場合の、CMアクセス制御部104からCMコントローラ107へのアクセスの流れを示している。CMアクセス制御部104内のデータ転送制御部310は、アービトレーションによってアクセスパス0:135の使用権が決定されると、制御線2:212によってセレクタ部13内のデータ転送制御部315へアクセス開始を示す信号(REQ)を出す(ステップ501)。続いて、アドレス及びコマンドを送出する(ステップ502)。

【0045】セレクタ部13内のデータ転送制御部31 5は、CMアクセス制御部104からREQ信号を受け 取ると、次にアクセスパス0:135を通して送られて くるアドレス及びコマンドを受信し、adr、cmd解 析部305で解析したアクセス要求に基づいてアービト レーションを行う(ステップ503)。アービトレーシ ョンの結果、アクセスパス1:136への接続権を得た ら、データ転送制御部315はセレクタ306を切り替 える(ステップ504)とともに、制御線2:212に より、CMアクセス制御部104内のデータ転送制御部 310へ、アクセスパス1:136への接続権が得られ たことを示す信号(ACK)を返す(ステップ50 5)。次にデータ転送制御部315は、制御線3:21 3によってCMコントローラ107内のデータ転送制御 部315ヘアクセス開始を示す信号(REQ)を出す (ステップ506)。続いて、アドレス及びコマンドを

【0046】 CMアクセス制御部104はACK信号を受けると、パケットバッファ303からデータを読み出し、セレクタ302、パス IF301を介してアクセスパス0:135へ送出する。セレクタ部13は、アクセスパス0:135を通して送られてきたデータを、パスIF301及びセレクタ306を介してアクセスパス1:136へ送出する(ステップ509)。

送出する(ステップ507)。

【0047】CMコントローラ107内のデータ転送制御部315は、制御線3:213によってREQ信号を受け取ると、次にアクセスパス1:136を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行い(ステップ508)、セレクタ304を切り替える。アクセスパス1:136を通して送られてくるデータはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール10

9へのアクセス権を得たら、メモリの制御情報をメモリ 制御部307へ送出し、メモリアクセスのための前処理 を行う(ステップ510)。次に、パケットバッファ3 03からデータを読み出し、セレクタ304を介してメ モリモジュール109へ書き込む(ステップ511)。 【0048】メモリモジュール109へのアクセスが終 了すると、メモリアクセスの後処理を行い、データ転送 制御部315においてアクセス状況を示すステータス (STATUS) を生成する (ステップ512)。次 に、ステータスをセレクタ部13を介してCMアクセス 制御部104へ送出する(ステップ513)。セレクタ 部13内のデータ転送制御部315はステータスを受け 取ると、CMコントローラ107へのREQ信号をオフ する(ステップ514)。CMアクセス制御部104内 のデータ転送制御部310はステータスを受け取ると、 セレクタ部13へのREQ信号をオフする(ステップ5 15)。セレクタ部13内のデータ転送制御部315は CMアクセス制御部104からのREQ信号のオフを確 認すると、CMアクセス制御部104へのACK信号を オフする (ステップ516)。

【0049】CMアクセス制御部104内のデータ転送制御部310はステータスを受け取ると、制御線1:211により、ホストIF102あるいはドライブIF103へキャッシュメモリ部14へのアクセスの終了を報告する。

【0050】キャッシュメモリ部14からデータを読み出す場合の、CMアクセス制御部104からCMコントローラ107へのアクセスの流れは、ステップ501から508までとステップ512以降は、データの書き込みの場合と同じである。

【0051】ここでCMアクセス制御部104は、ステップ505でACK信号を受けると、データの受信待ち状態に入る。

【0052】ステップ508でメモリアクセス権を得ると、CMコントローラ107はメモリモジュール109からデータを読み出し、セレクタ304、パスIF301を介してアクセスパス1:136にデータを送出する。

 $[0\ 0\ 5\ 3]$ セレクタ部 $1\ 3$ は、アクセスパス $1:1\ 3$ 6 を通してデータを受信すると、パス $IF\ 3\ 0\ 1$ 及びセレクタ $3\ 0\ 6$ を介してアクセスパス $0:1\ 3\ 5$ にデータを送出する。

【0054】 CMアクセス制御部104は、アクセスパス0:135を通してデータを受信すると、セレクタ302、データ線210を介してホスト IF102あるいはドライブ IF103へデータを送出する。

【0055】図5は、SMアクセス制御部105内の構成を示している。SMアクセス制御部104は、セレクタ302と、アドレス、コマンド、データを一時格納するパケットバッファ303と、SMコントローラ108

に繋がるアクセスパス2:137とのパスIF301と、データのエラーチェック部300と、データ転送制御部310を有する。セレクタ302の2つのポートはデータ線220でマイクロプロセッサ101に接続される。また、セレクタ302の他の2つのポートはパスIF301は戻行スパス1F301は戻行スパス2:137でSMコントローラ108に接続される。データ転送制御部310は、制御線5:221でマイクロプロセッサ101に接続され、制御線6:222でSMコントローラ108内のデータ転送制御部315に接続される。また、データ転送制御部310は、アービタ308によりマイクロプロセッサ101からのアクセス要求のアービトレーションを行い、セレクタ302の切り替えを行う。

【0056】図8は、共有メモリ部15内の構成を示し ている。共有メモリ部15は、SMコントローラ108 とメモリモジュール109を有する。SMコントローラ 108は、SMアクセス制御部105に繋がるアクセス パス2:137との4つのパスIF301と、セレクタ 309と、データを一時格納するパケットバッファ30 3と、データのエラーチェック部300と、メモリモジ ュール109へのアクセスを制御するメモリ制御部30 7と、SMアクセス制御部105から送出されたアドレ ス及びコマンドを解析するadr、cmd解析部305 と、データ転送制御部315を有する。データ転送制御 部315は、制御線6:222でSMアクセス制御部1 05内のデータ転送制御部310に接続される。また、 データ転送制御部315は、アービタ308により、a dr、cmd解析部305で解析した4本のアクセスパ ス2:137からのアクセス要求のアービトレーション を行い、セレクタ309の切り替えを行う。

【0057】 adr、cmd解析部305は、バッファと、adr抽出部と、cmd抽出部を有する(図示していない)。adr、cmd解析部305では、SMコントローラ108に接続される4本のアクセスパス2:137それぞれに1つずつ割り当てられたバッファに、アドレス、コマンドを格納する。adr抽出部及びcmd抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部307へ送出する。また、4本のアクセスパス2:137からのアクセス要求をデータ転送制御部315内のアービタ308へ送出する。

【0058】次に、共有メモリ部15へのアクセス時の手順について述べる。共有メモリ部15へアクセスする場合、マイクロプロセッサ101は、制御線5:221によりSMアクセス制御部105内のデータ転送制御部310へアクセス開始を示す信号を送出する。それとともに、データ線220を通してアドレス、コマンド、データ(データの書き込み時のみ)を送出する。

【0059】 SMアクセス制御部105は、データ線2

20を通して送られてきたアドレス、コマンド、データ (データの書き込み時のみ)をパケットバッファ303 に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セレクタ302を切り替える。

【0060】図10は、共有メモリ部15ヘデータを書き込む場合の、SMアクセス制御部105からSMコントローラ108へのアクセスの流れを示している。SMアクセス制御部105内のデータ転送制御部310は、アービトレーションによってアクセスパス2:137の使用権が決定されると、制御線6:222によってSMコントローラ108へアクセス開始を示す信号(REQ)を出す(ステップ601)。続いて、アドレス、コマンド、及びデータを連続して送出する(ステップ602)。

【0061】SMコントローラ108内のデータ転送制御部315は、制御線6:222によってREQ信号を受け取ると、次にアクセスパス2:137を通して送られてくるアドレス、コマンド、及びデータを受信する。アドレスとコマンドは、adr、cmd解析部305で解析し、アクセス要求に基づいてアービトレーションを行い(ステップ603)、セレクタ309を切り替える。データはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御307へ送出し、メモリアクセスのための前処理を行ってステップ604)。次に、パケットバッファ303からデータを読み出し、セレクタ309を介してメモリモジュール109へ書き込む(ステップ605)。

【0062】メモリモジュール109へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス(STATUS)を生成する(ステップ606)。次に、ステータスをSMアクセス制御部105へ送出する(ステップ607)。SMアクセス制御部105内のデータ転送制御部310はステータスを受け取ると、SMコントローラ108へのREQ信号をオフする(ステップ608)。

【0063】SMアクセス制御部105内のデータ転送制御部310はステータスを受け取ると、制御線5:221により、マイクロプロセッサ101へ共有メモリ部15へのアクセスの終了を報告する。

【0064】共有メモリ部15からデータを読み出す場合のSMアクセス制御部105からSMコントローラ108へのアクセスの流れは、ステップ601から604までとステップ606以降は、データの書き込みの場合と同じである。

【0065】ステップ604でメモリアクセスの前処理を行った後、SMコントローラ108はメモリモジュール109からデータを読み出し、セレクタ309、パス

IF301を介してアクセスパス2:137にデータを 送出する。

【0066】SMアクセス制御部105は、アクセスパス2:137を通してデータを受信すると、セレクタ302、データ線220を介してマイクロプロセッサ101へデータを送出する。

【0067】本実施例のディスクアレイ制御装置1では、ホストコンピュータ50とのチャネルを2つ有するチャネルIF部12を複数搭載しており、それらのチャネルをそれぞれ異なるホストコンピュータに接続することが可能である。そうした場合、ホストコンピュータに接続した各チャネルからの要求全てを並列に処理する必要がある。

【0068】ところでディスクアレイ制御装置1では、ホストコンピュータ50へデータを読み出す場合、磁気ディスク基置20に格納されたデータをディスクIF部12を介してキャッシュメモリ部14へ書き込み、チャータをキャッシュメモリ部14から読み出して、チャネルIF部11を介してホストコンピュータ50からディスクアレイータを書き込む場合は、ホストコンピュータを書き込む場合は、ホストコンピュータを書き込む場合は、ホストコンピュータを書き込むよこでデータをキャッシュメモリ部14へ書き込み、そのデータをキャッシュメモリ部14へ書き込み、ディスクIF部12を介して磁気ディスク装置20に書き込むため、ディスクIF部12とキャッシュメモリ部14間でさらに2~3回のアクセスが行われる。

【0069】したがって、ホストコンピュータに接続した各チャネルからの要求全てを並列に処理するためには、チャネルIF部11及びディスクIF部12とキャッシュメモリ部14間のスループットをホストコンピュータ50とチャネルIF部11間の最大のスループットの2倍以上にしなければならない。

【0070】本実施例では、CMアクセス制御部104とCMコントローラ107間のアクセスパスの帯域幅、及びCMコントローラ107とメモリモジュール109間の全帯域幅を、チャネルIF部11とホストコンピュータ50間の最大の帯域幅の2倍以上に設定する。これにより、全チャネルIF部11を並列に動作させることが可能となる。

【0071】本実施例によれば、チャネルIF部11及びディスクIF部12とキャッシュメモリ部14間のスループットを高くすること、チャネルIF部11及びディスクIF部12と共有メモリ部15間のスループットを高く、且つアクセス時間を短くすることの両方が可能となる。これによって、スループットが高く、且つ応答時間の短いディスクアレイ制御装置を提供できる。

【0072】ここで、図15に示すように、チャネルI F部11及びディスクIF部12とキャッシュメモリ部 14間をスイッチ(SW)16を用いた相互結合網14 0で接続する。この場合にも、図1に示したセレクタ部 13を介して接続した構成と同様に、キャッシュメモリ 部14へ複数のアクセスパスを設けることができるた め、スループットを高めることが可能となる。

【0073】また図16に示すように、1つのCMア クセス制御部104へ接続されるアクセスパス0:13 5の本数を図1の構成の倍の4本に増やしたディスクア レイ制御装置1においても、本実施例を実施する上で問 題はない。ホストIF及びドライブIFとして、今後は ファイバーチャネル等のスループットが100MB/s 以上の高速IFが使用されることが多くなると考えられ る。チャネル I F部11及びディスク I F部12でのス ループットのバランスを考えると、1つのCMアクセス 制御部104に繋がる全アクセスパス0:135のスル ープットは、チャネル I F部11内の全ホスト I F10 2、またはディスク I F部 1 2 内の全ドライブ I F 1 0 3のスループットと同等以上にする必要がある。上記の ようにファイバチャネル等の高速IFを使用する場合 は、図16に示すように、1つのCMアクセス制御部1 04に繋がるアクセスパス0:135の本数を増やすこ とで、アクセスパス0:135のスループットをホスト IF102あるいはドライブIF103のスループット 以上にすることができる。

【0074】なお、図15及び図16のディスクアレイ制御装置では、耐障害性の向上という観点から、セレクタ部13、キャッシュメモリ部14、及び共有メモリ部15をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。【0075】 [実施例2] 図1において、2つのキャッシュメモリ部14間で、メモリ領域の全部または、一部を二重化し、キャッシュメモリ部14へのデータの書き込むことにより、データの信頼性を上げることが可能となる。

【0076】二重化した2つのギャッシュメモリ部14 ヘテータを書き込む場合の手順は以下のようになる。

【0077】アクセス開始の指示を受けたホストIF102あるいはドライブIF103は、制御線1:211によりCMアクセス制御部104内のデータ転送制御部310へアクセス開始を示す信号を送出する。それとともに、データ線210を通して2つのアドレス、コマンドと、1つのデータを送出する。

【0078】CMアクセス制御部104は、データ線210を通して送られてきた2つのアドレス、コマンドと、1つのデータをパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セレクタ302を切り替える。

【0079】図11は、二重化した2つのキャッシュメ

モリ部 1 4 ヘデータを書き込む場合の、CMアクセス制御部 1 0 4 から 2 つのCMコントローラ a、 b: 1 0 7 へのアクセスの流れを示している。CMアクセス制御部 1 0 4 内のデータ転送制御部 3 1 0 は、アーピトレーションによってアクセスパス 0: 1 3 5 の使用権が決定されると、制御線 2: 2 1 2 によってセレクタ部 1 3 内のデータ転送制御部 3 1 5 ヘアクセス開始を示す信号(REQ)を出す(ステップ 7 0 1)。続いて、アドレス及びコマンドを 2 つ連続して送出する(ステップ 7 0 2)。

【0080】セレクタ部13内のデータ転送制御部31 5は、CMアクセス制御部104からREQ信号を受け 取ると、次にアクセスパス0:135を通して送られて くるアドレス及びコマンドを受信し、adr、cmd解 析部305で解析したアクセス要求に基づいてアービト レーションを行う(ステップ703)。アービトレーシ ョンの結果、CMコントローラa、b:107への2本 のアクセスパス1:136への接続権の両方を得たら、 データ転送制御部315はセレクタ306を切り替える (ステップ704) とともに、制御線2:212によ り、CMアクセス制御部104内のデータ転送制御部3 10へ、CMコントローラa、b:107への接続権が 得られたことを示す信号(ACK)を返す(ステップ? 05)。次にデータ転送制御部315は、制御線3:2 13によって2つのCMコントローラ107内のデータ 転送制御部315ヘアクセス開始を示す信号(REQ) を出す (ステップ706a、706b)。続いて、CM コントローラa、b:107ヘアドレス及びコマンドを 1つずつ送出する(ステップ707a、707b)。

【0081】 CMアクセス制御部104はACK信号を受けると、パケットバッファ303からデータを読み出し、セレクタ302、パス IF301を介してアクセスパス0:135へ送出する(ステップ709)。セレクタ部13は、アクセスパス0:135を通して送られてきた1つのデータを、パス IF301及びセレクタ306を介して2つのアクセスパス1:136の両方へ送出する(ステップ709a、709b)。

【0082】CMコントローラa、b:107内のデータ転送制御部315は、制御線3:213によってREQ信号を受け取ると、次にアクセスパス1:136を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行い(ステップ708a、708b)、セレクタ304を切り替える。アクセスパス1:136を通して送られてくるデータはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアクセスのための前処理を行う(ステップ710a、710b)。次に、パケットバッファ303からデータを読み

出し、セレクタ304を介してメモリモジュール109 へ書き込む (ステップ711a、711b)。

【0083】メモリモジュール109へのアクセスが終 了すると、メモリアクセスの後処理を行い、データ転送 制御部315においてアクセス状況を示すステータス (STATUS) を生成する (ステップ712a、71 2b)。次に、ステータスをセレクタ部13を介してC Mアクセス制御部104へ送出する(ステップ713 a、713b)。セレクタ部13内のデータ転送制御部 315はステータスを受け取ると、CMコントローラ a、b:107へのREQ信号をそれぞれオフする(ス テップ714a、714b)。また、セレクタ部13は CMコントローラa、b:107の両方からステータス を受け取ったら、それらを続けてCMアクセス制御部へ 送出する (ステップ713)。 CMアクセス制御部10 4内のデータ転送制御部310は2つのステータスを受 け取ると、セレクタ部13へのREQ信号をオフする (ステップ715)。セレクタ部13内のデータ転送制 御部315はCMアクセス制御部104からのREQ信 号のオフを確認すると、CMアクセス制御部104への ACK信号をオフする(ステップ716)。

【0084】CMアクセス制御部104内のデータ転送制御部310はステータスを受け取ると、制御線1:211により、ホストIF102あるいはドライブIF103ヘキャッシュメモリ部14へのアクセスの終了を報告する。

【0085】上記のように二重化したキャッシュメモリ部14にデータを二重に書き込む場合、二重に書き込む データの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐ必要がある。本 実施例では、共有メモリ部15にキャッシュメモリ部14にアクセスする前に必ず、共有メモリ部15に格納したディレクトリにアクセス中を示すビットを立てる。これにより、キャッシュメモリ部14内の同じアドレスには同時に1つのアクセス要求しか発行されないため、二重に書き込むデータの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐことができる。

【0086】 [実施例3] ディスクアレイ制御装置1では、キャッシュメモリ部14を複数設けた場合、あるキャッシュメモリ部14から別のキャッシュメモリ部14 ヘデータをコピーする機能が要求される。この機能は、以下に述べる手順で実現できる。

【0087】アクセス開始の指示を受けたホストIF102あるいはドライブIF103は、制御線1:211によりCMアクセス制御部104内のデータ転送制御部310ヘアクセス開始を示す信号を送出する。それとと

もに、データ線210を通して2つのアドレス、コマンドを送出する。2つのうちの1つのアドレス及びコマンドは、コピー元のアドレスとリードコマンドで、もう1つのアドレス及びコマンドはコピー先のアドレスとライトコマンドである。ここでは、CMコントローラa:107をコピー元、CMコントローラbをコピー先として説明する。

【0088】CMアクセス制御部104は、データ線210を通して送られてきた2つのアドレス、コマンドをパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セレクタ302を切り替える。

【0089】図12は、2つのキャッシュメモリ部間でデータをコピーする場合の、CMアクセス制御部104からCMコントローラa、b:107へのアクセスの流れを示している。CMアクセス制御部104内のデータ転送制御部310は、アービトレーションによってアクセスパス0:135の使用権が決定されると、制御線2:212によってセレクタ部13内のデータ転送制御部315へアクセス開始を示す信号(REQ)を出す(ステップ801)。続いて、アドレス及びコマンドを2つ連続して送出する(ステップ802)。

【0090】セレクタ部13内のデータ転送制御部31 5は、CMアクセス制御部104からREQ信号を受け 取ると、次にアクセスパス0:135を通して送られて くるアドレス及びコマンドを受信し、adr、cmd解 析部305で解析したアクセス要求に基づいてアービト レーションを行う (ステップ803)。 アービトレーシ ョンの結果、CMコントローラa、b:107への2つ のアクセスパス1:136への接続権の両方を得たら、 データ転送制御部315はセレクタ306を切り替える (ステップ804) とともに、制御線2:212によ り、СMアクセス制御部104内のデータ転送制御部3 10へ、CMコントローラa、b:107両方への接続 権が得られたことを示す信号(ACK)を返す(ステッ プ8.05)。次にデータ転送制御部315は、制御線 3:213によってCMコントローラa、b:107内 のデータ転送制御部315ヘアクセス開始を示す信号 (REQ) を出す (ステップ806a、806b)。続 いて、CMコントローラa、b:107へそれぞれのア ドレス及びコマンドを送出する(ステップ807a、8

【0091】CMアクセス制御部104はACK信号を受けると、アクセスの終了を知らせるステータスの受信待ち状態に入る。

【0092】コピー元のCMコントローラa:107内のデータ転送制御部315は、制御線3:213によってREQ信号を受け取ると、次にアクセスパス1:136を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析したアクセス要

求に基づいてアービトレーションを行い(ステップ808)、セレクタ304を切り替える。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアクセスのための前処理を行う(ステップ809)。次に、メモリモジュール109からデータを読み出し(ステップ810)、セレクタ304を介してアクセスパス1:136へ送出する(ステップ811a)。

【0093】セレクタ部13は、アクセスパス1:136を通してCMコントローラa:107から送られてきたデータをCMコントローラbに繋がるアクセスパス1:136へ送出する。(ステップ811b)。

【0094】CMコントローラb:107内のデータ転送制御部315は、制御線3:213によってREQ信号を受け取ると、次にアクセスパス1:136を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析する。その後、データを受信し始めるのを待って、メモリアクセスのアービトレーションに参加する(ステップ812)。アクセスパス1:136を通して送られてくるデータはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリアクセスを製造し、メモリアクセスのが加理を行う(ステップ813)。次に、パケットバッファ303からデータを読み出し、セレクタ304を介してメモリモジュール109へ書き込む(ステップ814)。

【0095】CMコントローラa、b:107は、それぞれCMメモリモジュール109へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス(STATUS)を生成する(ステップ815、818)。次に、ステータスをセレクタ部13へ送出する(ステップ816、819)。

【0096】セレクタ部13内のデータ転送制御部315はステータスを受け取ると、CMコントローラa、b:107へのREQ信号をそれぞれオフする(ステップ817、821)。また、セレクタ部13は2つのCMコントローラa、b:107の両方からステータスを受け取ったら、それらを続けてCMアクセス制御部104内のデータ転送制御部310は2つのステータスを受け取ると、セレクタ部13へのREQ信号をオフする(ステップ822)。セレクタ部13内のデータ転送制御部315はCMアクセス制御部104からのREQ信号のオフを確認すると、CMアクセス制御部104へのACK信号をオフする(ステップ823)。

【0097】CMアクセス制御部104内のデータ転送 制御部310はステータスを受け取ると、制御線1:2 11により、ホストIF102あるいはドライブIF1 03ヘキャッシュメモリ部14へのアクセスの終了を報 告する。

【0098】ディスクアレイ制御装置1ではまた、1つのキャッシュメモリ部14内のあるアドレスから別のアドレスへデータをコピーする機能も要求される。

【0099】 この機能は、図9で示したデータの書き込み時の手順において、ステップ511のメモリモジュール109へのライトアクセスの代わりに、メモリモジュール109からデータを読み出してCMコントローラ107内のパケットバッファ303に格納し、続けてそのデータをメモリモジュール109へ書き込むという処理を行うことによってで実現できる。

【0100】 [実施例4] 図1において、2つの共有メモリ部15間で、メモリ領域の全部または、一部を二重化し、共有メモリ部15へのデータの書き込み時に二重化した2つの領域に同じデータを書き込むことにより、データの信頼性を上げることが可能となる。

【0101】二重化した2つの共有メモリ部15ヘデータを書き込む場合の手順は、以下のようになる。

【0102】マイクロプロセッサ101は、制御線5:221によりSMアクセス制御部105内のデータ転送制御部310へアクセス開始を示す信号を送出する。それとともに、データ線220を通して2つのアドレス、コマンドと、1つのデータを送出する。

【0103】SMアクセス制御部105は、データ線220を通して送られてきた2つのアドレス、コマンドと、1つのデータをパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セレクタ302を切り替える。

【0104】図13は、二重化した2つの共有メモリ部15ヘデータを書き込む場合の、SMアクセス制御部105から2つのSMコントローラ108へのアクセスの流れを示している。2つの共有メモリ部を二重化する場合、一方をマスタ、もう一方をスレーブに設定する。SMアクセス制御部105内のデータ転送制御部310は、アービトレーションによって、まずマスタ側のSMコントローラ108へのアクセスパス2:137の使用権を決定し、制御線6:222によってマスタ側のSMコントローラ108内のデータ転送制御部315ヘアクセス開始を示す信号(REQ)を出す(ステップ901)。続いて、アドレス、コマンド、及びデータを連続して送出する(ステップ902)。

【0105】マスタ側のSMコントローラ108内のデータ転送制御部315は、制御線6:222によってREQ信号を受け取ると、次にアクセスパス2:137を通して送られてくるアドレス、コマンド、及びデータを受信し、adr、cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行い(ステップ

903)、セレクタ309を切り替える。データはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアクセスのための前処理を行う(ステップ904)。次に、パケットバッファ303からデータを読み出し、セレクタ309を介してメモリモジュール109へ書き込む(ステップ905)。

【0106】メモリモジュール109へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス(STATUS)を生成する(ステップ906)。次に、ステータスをSMアクセス制御部105へ送出する(ステップ907)。

【0107】SMアクセス制御部105はステータスを受け取ったら、マスタ側のSMコントローラ108へのアクセスパス2:137の使用権を開放せずに、アービトレーションによって、スレーブ側のSMコントローラ108へのアクセスパス2:137の使用権を決定する。その後のスレーブ側のSMコントローラ108へのアクセス手順(ステップ908~914)は、マスタ側のSMコントローラ108へのアクセス手順(ステップ901~907)と同様である。

【0108】SMアクセス制御部105内のデータ転送制御部310はスレーブ側のSMコントローラ108からステータスを受け取ると、マスタ側とスレーブ側両方のSMコントローラ108へのREQ信号をオフする(ステップ715a、715b)。

【0109】二重化した共有メモリ部15にデータを二重に書き込む場合、上記のように共有メモリ部15をマスタとスレーブに分け、マスタ側、スレーブ側の順でデータを書き込み、スレーブ側へのデータの書き込みが終わるまで両方のアクセスパス2:137を開放しない。これによりデータを書き込む順番が保証され、二重に書き込むデータの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐことができる。

【0110】 SMアクセス制御部105内のデータ転送制御部310はステータスを受け取ると、制御線5:221により、マイクロプロセッサ101へ共有メモリ部15へのアクセスの終了を報告する。

【0111】 [実施例5] 図14に、実施例1のディスクアレイ制御装置1のチャネルIF部11、ディスクIF部12、セレクタ部13、キャッシュメモリ部14、共有メモリ部15を実装するときの構成を示す。

【0112】チャネルIF部11、ディスクIF部1 2、セレクタ部13、キャッシュメモリ部14、共有メ モリ部15は、それぞれ独立したパッケージ(PK)、 すなわち、チャネルIFPK1、ディスクIFPK2、 セレクタPK3、メモリPK4にそれぞれ実装する。異なるキャッシュメモリ部14は、異なるパッケージ上に実装する。また、異なる共有メモリ部15も、異なるパッケージ上に実装する。1つのキャッシュメモリ部14と1つの共有メモリ部15は同一のパッケージ上に実装しても問題ない。図14では、1つのキャッシュメモリ部14と1つの共有メモリ部15を同一のメモリPK4上に実装した例を示している。

【0113】チャネルIFPK1、ディスクIFPK 2、セレクタPK3、メモリPK4は、プラッタ5上に 実装し、それを筐体に搭載する。

【0114】ここで、各PKをプラッタ5に実装するときには、セレクタPK3を中心付近より外側、好ましくはプラッタの両端に配置することが重要となる。このような配置により、各PK間を結ぶ線をプラッタ5上に配線する際、プラッタ5全体にわたって配線の密度を均一にでき、プラッタ上の配線を容易になる。

【0115】本実施例では、セレクタ部13をセレクタ PK3に実装して、プラッタ5の両端に配置するとした。しかし、セレクタ部13をパッケージに実装せず、 プラッタの両端に直接実装しても問題ない。

【0116】[実施例6]図1に示す実施例1のディス クアレイ制御装置1において、SMアクセス制御部10 5とSMコントローラ108間をアクセスパス2:13 7で接続する代わりに、図7に示すように、2本の共有 バス130を介して接続する。SMアクセス制御部10 5からは、2本の共有バス130それぞれに1本ずつ接 続パスを設ける。また、SMコントローラ108から も、2本の共有バス130それぞれに1本ずつ接続パス を設ける。SMアクセス制御部105及びSMコントロ 一ラ108は、それぞれ2つのアービタを有している。 2つのアービタはそれぞれ2本の共有バスのアービトレ ーション用のアービタである。SMアクセス制御部10 5からSMコントローラ108へのアクセスの際は、複 数のアービタの内の1つがマスタとなり、共有バス13 0の使用権のアービトレーションを行う。そして、使用 権を得たSMアクセス制御部105がSMコントローラ 108にアクセスを行う。また、アーピタをSMアクセ ス制御部105及びSMコントローラ108内に設ける 代わりに、独立した回路として共有バス130に直接接 続しても問題ない。

【0117】共有バス接続では、バスのデータ幅を広げることによりデータ転送速度を上げることが可能であり、共有メモリ部15へのアクセス時間を短縮可能である。

続)しても、共有メモリ部を実装するLSIのピンネックの問題が生じるケースは少ない。とはいえ、アクセスパス2:137の本数が増え過ぎでアクセスパス2:137を実装できないという問題が生じる可能性もある。そうした場合、本実施例の共有バス接続が有効となる。

【0119】なお、本実施例では、耐障害性の向上という観点から、セレクタ部13、キャッシュメモリ部14、及び共有メモリ部15をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。

[0120]

【発明の効果】本発明によれば、チャネルIF部、ディスクIF部ーキャッシュメモリ間のアクセスパスについてはスループットを高くできる。また、チャネルIF部、ディスクIF部ー共有メモリ間のアクセスパスについてはスループットを高くでき、かつアクセス時間を短くできる。これによって、スループットが高く、かつ応答時間の短いディスクアレイ制御装置を提供することが可能となる。

【図面の簡単な説明】

【図1】本発明によるディスクアレイ制御装置の構成を示す図。

【図2】従来のディスクアレイ制御装置の構成を示す図。

【図3】従来のディスクアレイ制御装置の他の構成を示す図。

【図4】本発明によるディスクアレイ制御装置内のCM アクセス制御部の構成を示す図。

【図5】本発明によるディスクアレイ制御装置内のSMアクセス制御部の構成を示す図。

【図6】本発明によるディスクアレイ制御装置内のセレクタ部の構成を示す図。

【図7】本発明によるディスクアレイ制御装置内のキャッシュメモリ部の構成を示す図。

【図8】本発明によるディスクアレイ制御装置内の共有 メモリ部の構成を示す図。

【図9】キャッシュメモリ部へのデータの書き込み時の 手順を示す図。

【図10】共有メモリ部へのデータの書き込み時の手順を示す図。

【図11】二重化した2つのキャッシュメモリ部へデータを二重に書き込む時の手順を示す図。

【図12】1つのキャッシュメモリ部から別のキャッシュメモリ部へデータをコピーする時の手順を示す図。

【図13】二重化した2つの共有メモリ部へデータを二 重に書き込む時の手順を示す図。

【図14】本発明によるディスクアレイ制御装置内の実装の構成を示す図。

【図15】本発明によるディスクアレイ制御装置内の他の構成を示す図。

【図16】本発明によるディスクアレイ制御装置内の他 の構成を示す図。

【図17】本発明によるディスクアレイ制御装置の構成 を示す図。

【符号の説明】

102: ホストルF

チャネル IF部

104:CM アクセス 制御部 105:SM

アクセス 制御部

107:CM コント ローラ

101:マイクロ プロセッサ

1…ディスクアレイ制御装置、11…チャネルIF部、 12…ディスク I F部、13…セレクタ部、14…キャ ッシュメモリ部、15…共有メモリ部、20…磁気ディ

スク装置、50…ホストコンピュータ、101…マイク ロプロセッサ、102…ホストIF、103…ドライブ IF、104…CMアクセス制御部、105…SMアク セス制御部、106…内部パス、107…СМコントロ ーラ、108…SMコントローラ、109…メモリモジ ュール、135…アクセスパス0、136…アクセスパ ス1、137…アクセスパス2。


【図1】

図1

内部パス 106 104 109 137. アクセス パス2


【図3】

15:共有



【図2】

図2




【図4】


図4

210:データ絵 300 デェック 300 303:パケット パッファ 303:バケット バッファ 302: →300 308: アーピタ 300-310:データ 転送制御部 301: パスIF 104:CMアクセス 制御部 アクセスパス0

【図5】


【図6】







[図7]

図7








【図12】

図12




【図13】

【図15】


図13

図15



【図16】

図17



フロントページの続き

(72)発明者 藤林 昭

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 金井 宏樹

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 箕輪 信幸

神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 Fターム(参考) 5B065 BA01 CA12 CA30 CE11 CH01